FACULTE DES SCIENCES ET TECHNIQUE TANGER

MULTISIM
Prise en main et réalisation de quelques circuits de base

Réalisé par

Mohamed HOUSNI
Noufou DAKUYO

Encadré par

Pr Mohamed JBILOU

01/05/2011

MULTISIM est un logiciel de conception et de simulation électronique, nous verrons dans ce

document comment s’en servir pour créer des additionneurs, soustracteurs, transcodeurs,
multiplexeurs, et démultiplexeur , etc: circuits de base de l’électronique numérique.

1
 SOMMAIRE

Introduction ....................................................................................................................................................................4
Interface .......................................................................................................................................................................4
Prise en main de MULTISIM.................................................................................................................................4
Demi-additionneur .......................................................................................................................................................5
Table de vérité et équations.................................................................................................................................5
Création d’un bloc demi-additionneur ............................................................................................................5
Additionneur complet .................................................................................................................................................6
Création d’un additionneur à partir de deux demi-additionneurs ......................................................6
Manipulation ..............................................................................................................................................................6
Additionneur 4 bits à retenue propagée .............................................................................................................7
Manipulation ..............................................................................................................................................................7
Schéma ..........................................................................................................................................................................7
Demi-soustracteur ........................................................................................................................................................8
Table de vérité et équations.................................................................................................................................8
Création d’un bloc demi-soustracteur .............................................................................................................8
Schéma ..........................................................................................................................................................................8
Soustracteur complet ..................................................................................................................................................9
Création d’un soustracteur à partir de deux demi-soustracteur ..........................................................9
Schéma ..........................................................................................................................................................................9
Soustracteur 4 bits à retenue propagée...............................................................................................................9
Manipulation ........................................................................................................................................................... 10
Additionneur 4 bits à retenue anticipée ........................................................................................................... 10
Calcul de la retenue anticipée .......................................................................................................................... 10
Schéma ....................................................................................................................................................................... 11
Additionneur soustracteur 4 bits à retenue anticipée ................................................................................ 12
Utilisation d’un additionneur comme soustracteur ................................................................................ 12
Schéma ....................................................................................................................................................................... 12
Transcodeurs DCB-DCB exc3 et DCB exc3-DCB ............................................................................................ 12
manipulation ........................................................................................................................................................... 13
Schéma ....................................................................................................................................................................... 13
DEMULTIPLEXEUR A 2 SORTIES ......................................................................................................................... 13
schéma ....................................................................................................................................................................... 14
Transcodeur binaire naturel vers Gray............................................................................................................. 14
Transcodeurs Gray vers binaire naturel........................................................................................................... 14
Convertisseur binaire vers DCB ........................................................................................................................... 15
Démultiplexeur a 4 sorties ..................................................................................................................................... 16
Schéma ....................................................................................................................................................................... 16
Multiplexeur a 2 entrées ......................................................................................................................................... 16

2
 Schéma ....................................................................................................................................................................... 16
Multiplexeur à 4 entrées ......................................................................................................................................... 16
Schéma ....................................................................................................................................................................... 17
Décodeurs DCB vers Octal, décimal et hexadécimal .................................................................................... 17
DCB vers Octal ........................................................................................................................................................ 17
Codeurs octal, decimal, hexadecimal vers dcb ............................................................................................... 18
Comparateur 4 bits .................................................................................................................................................... 19
Comparateur 4 bits récursif................................................................................................................................... 20
Additionneur BCD ...................................................................................................................................................... 21
COMPTEUR MODULO 8 .......................................................................................................................................... 23
decompteur modulo 8 .............................................................................................................................................. 24
COMPTEUR MODULO 6 ........................................................................................................................................... 25
COMPTEUR MODULO 10......................................................................................................................................... 26
COMPTEUR MODULO 60......................................................................................................................................... 27
COMPTEUR MODULO 24......................................................................................................................................... 27
HORLOGE NUMERIQUE ........................................................................................................................................... 28
Registre à décalage .................................................................................................................................................... 29
Entree série sortie parallèle .............................................................................................................................. 29
ENTREE parallele sortie serie .......................................................................................................................... 29
Conclusion ..................................................................................................................................................................... 29

3
 INTRODUCTION

MULTISIM est un logiciel de co

conception et de simulation électronique, nous verrons dans
ce document comment
ment s’en servir pour
pou créer des additionneurs,, soustracteurs, trans
transcodeurs,
multiplexeurs, et démultiplexeur
démultiplexeur, décodeurs et codeurs : circuitss de base de l’électronique
l’électro
numérique.

INTERFACE

PRISE EN MAIN DE MULTISIM

Alt+p+n: créer un nouveau

nouvea bloc
Alt+p+h : ouvrir un bloc
F5 : simuler
F6 : pause simulation
simulatio
F8 : zoom in
F9: zoom out
Alt+v+f: plein écran
Alt+v+g : montrer/cacher la grille
Ctrl+s: enregistrer
Alt+p+m : placer un commentaire
comm
Ctrl+s: enregistrer

4
 DEMI-ADDITIONNEUR

Un demi-additionneur est un circuit possédant deux entrées A et B et deux sorties C et

D. D est le résultat de l’addition, et C est la retenue.

TABLE DE VERITE ET EQUATIONS

A B D C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

= ̅ + . = ⊕ ⟶ Une porte XOR

= . ⟶ Une porte AND

CREATION D’UN BLOC DEMI-ADDITIONNEUR

On commence par créer un bloc hiérarchique ( alt+p+n), on lui attribut un nom

(halfadder), le nombre d’entrées (2) et le nombre de sorties (2).

Ok, le bloc apparait, on remplace IO1=A, IO2=B, IO3=D et IO4=C:

Double cliquer dessus, cliquer sur , une nouvelle fenêtre apparait, insérer
une porte XOR et une porte AND . Raccorder les entrées de la porte XOR à celles de la
porte AND, ainsi qu’aux entrées A et B du bloc, raccorder la sortie de XOR à D et la sortie de AND
à C de la manière suivante :

5
Enregistrer, le bloc est ainsi créé, vous pouvez désormais l’insérer dans un circuit (alt+p+h).

ADDITIONNEUR COMPLET

Un additionneur complet possède en plus des entrées A et B une entrée Cp représentant

la retenue du bloc précédent soit 3 entrées, et génère deux sortie D le résultat et C la retenue.

CREATION D’UN ADDITIONNEUR A PARTIR DE DEUX DEMI-ADDITIONNEURS

D vaut 1 si une entrée est à 1 les deux autres à 0, ou bien les trois entrée soient à 1. C vaut
1 si au moins deux entrées sont à 1.

On peut réaliser directement un additionneur complet à partir de deux demi-

additionneurs (D.A), en effet :
&"'" .$
!"# .$
=( ⊕ )⊕ %

) !"# .$ ) &"'" .$
= (
. + ( ⊕ ). % ⟶ 1 porte OR

MANIPULATION

Créer un bloc hiérarchique ( alt+p+n), on lui attribut un nom (fulladder), le nombre

d’entrées (3) et le nombre de sorties (2).

Double cliquer dessus, cliquer sur , une nouvelle fenêtre apparait, insérer
deux bloc demi-additionneurs (alt+p+h), et une porte OR.

Raccorder le D du 1er D.A à l’entrée A du 2ème D.A, raccorder les C des deux D.A aux
entrées de la porte OR, de la manière suivante :

Enregistrer, le bloc est ainsi créé, vous pouvez désormais l’insérer dans un circuit
(alt+p+h).

6
 ADDITIONNEUR 4 BITS A RETENUE PROPAGEE

Un additionneur 4 bits permet de calculer la somme de deux nombre binaire de 4 bits,

= ( * & ! + ) et = ( * & ! + ). Ainsi, il possède 8 entrées et 5 sorties dont une représente
la retenue C, les 4 restantes représentent le résultat , = (,* ,& ,! ,+ ).

On peut réaliser directement un additionneur 4 bits à partir de 4 additionneurs

complets (A.C), en effet, le 1er A.C aura pour entrées A=A0 et B=B0 et Cp=0, et pour sorties S0 et
une retenue intermédiaire C0 qui sera affecté à l’A.C suivant, ainsi de suite, le 4ème A.C va donc
générer S3 et la retenue finale C.

MANIPULATION

Créer un nouveau bloc (alt+p+n) , 8 entrées, 5 sorties.

SCHEMA

Double cliquer dessus, insérer 4 A.C (alt+p+h), relier l’entrée Cp du 1er A.C à la masse,
relier sa retenue à l’entrée Cp du 2ème A.C, relier la retenue du 2ème A.C à l’entrée Cp du 3ème A.C, et
la retenue du 3ème A.C à l’entrée Cp du 4ème A.C. Raccorder ensuite les entrées A et B de chaque
bloc avec les entrées correspondantes Ai et Bi.

7
 DEMI-SOUSTRACTEUR

Un demi-soustracteur est un circuit possédant deux entrées A et B et deux sorties C et

D. D est le résultat de l’addition, et C est la retenue.

TABLE DE VERITE ET EQUATIONS

A B D C
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0

= ⊕ → 1 porte XOR

= ̅. → 1 porte NOT et 1 porte AND

CREATION D’UN BLOC DEMI-SOUSTRACTEUR

De même, créer un bloc, et double cliquer dessus :

SCHEMA

Insérer les composants et raccorder les de la manière suivante :

Enregistrer.

8
 SOUSTRACTEUR COMPLET

Un soustracteur complet possède en plus des entrées A et B une entrée Cp représentant

la retenue du bloc précédent soit 3 entrées, et génère deux sortie D le résultat et C la retenue.

CREATION D’UN SOUSTRACTEUR A PARTIR DE DEUX DEMI-SOUSTRACTEUR

C A B D C
0 0 0 0 0
0 0 1 1 1
0 1 0 1 0
0 1 1 0 0
1 0 0 1 1
1 0 1 0 1
1 1 0 0 0
1 1 1 1 1
Table de vérité

On peut réaliser directement un soustracteur complet à partir de deux demi-soustrateur

(D.S), en effet :
&"'" .0
!"# .0
=( ⊕ )⊕ %

) !"# .$ ) &"'" .$

= (
̅. + ( ⊕ ). ⟶ 1 porte OR
%

Créer un bloc à 3 entrées 2 sorties, et double cliquer dessus :

SCHEMA

Enregistrer.

SOUSTRACTEUR 4 BITS A RETENUE PROPAGEE

Un soustracteur 4 bits permet de calculer la différence de deux nombre binaire de 4 bits,

= ( * & ! + ) et = ( * & ! + ). Ainsi, il possède 8 entrées et 5 sorties dont une représente
la retenue C, les 4 restantes représentent le résultat , = (,* ,& ,! ,+ ).

On peut réaliser directement un soustracteur 4 bits à partir de 4 soustracteurs complets

(S.C), en effet, le 1er S.C aura pour entrées A=A0 et B=B0 et Cp=0, et pour sorties S0 et une retenue
intermédiaire C0 qui sera affecté à l’S.C suivant, ainsi de suite, le 4ème S.C va donc générer S3 et la
retenue finale C.

9
 MANIPULATION

Créer un bloc avec 8 entrées et 5 sorties :

Double cliquer dessus, ajouter 4 soustracteurs complets, et raccorder les de la manière

suivante :

Enregistrer.

ADDITIONNEUR 4 BITS A RETENUE ANTICIPEE

L’additionneur et le soustracteur 4 bits à retenue propagée présente un temps de

propagation important pour le calcul de la retenue, ce qui peut rendre la machine très lente,
alors on opte pour une solution à retenue anticipée.

CALCUL DE LA RETENUE ANTICIPEE

Le calcul de la retenue anticipée se fait à l’aide de deux quantité Pi (pour retenue

propagée), Gi (pour retenue générée), elles sont données par :

Pi=Ai+Bi Gi=AiBi

La retenue Ci+1 est donc donnée par :

Ci+1= Gi+ PiCi

Pour un additionneur 4bits, la retenue anticipée est donnée par :

C=G3+P3G2+P3P2G1+P3P2P1G0 sachant que C0=0

Commencer par créer qui calcule Si, Pi, et Gi

10
 C S
A G
B P

Double cliquer dessus, ajouter les composants, et raccorder les de la manière suivante :

C
S
A
G
B
P

Ensuite on crée un nouveau bloc, à 8 entrées et 5 sorties

A0 S0
A1 S1
A2 S2
A3 S3
B0 C
B1
B2
B3

Intégrer dessus les composants nécessaires au calcul de C, et raccorder les de la manière

suivante :

SCHEMA

A0 C S
A G
B P
A1

A2

A3 S0
C S
A G
B0 B P S1

B1 S2

B2 S3
C S
B3 A G C
B P

C S
A G
B P

Enregistrer.

11
 ADDITIONNEUR SOUSTRACTEUR 4 BITS A RETENUE ANTICIPEE

Un additionneur soustracteur 4 bits à retenue anticipée permet de faire soit l’addition ou

bien la soustraction de deux nombres binaire de 4 bits, selon la commande opération : si O=0
addition, si O=1 soustraction).

UTILISATION D’UN ADDITIONNEUR COMME SOUSTRACTEUR

Sachant que :

− = + (23456é489: à 2 =8 ) = + +1

Soit O l’entrée correspondante au choix de l’opération (O=1 soustraction, O=0 addition).

Créer un bloc à 9 entrées et 5 sorties, utiliser le schéma précédent de l’additionneur 4

bits à retenue anticipée, l’entrée C du premier bloc est relié avec l’entrée opération, et les B sont
asservis par l’entrée O de telle façon qu’ils soient inversés si O=1, soit B⊕O.

S0
S1
S2
S3
A0 C
A1
A2
A3
B0
B1
B2
B3

Cliquer dessus deux fois, cliquer sur EDIT HB/SC et compléter le schéma comme ci-
dessous :

SCHEMA

O
C S
A G
A0 B P

A1

A2
S0
C S
A3 A G
B P S1
B0
S2
B1
S3
B2 C S
A G C
B P
B3

C S
A G
B P

TRANSCODEURS DCB-DCB EXC3 ET DCB EXC3-DCB

12
 Un transcodeur DCB → DCB exc3 permet de correspondre à un chiffre décimale compris
entre 0 et 9 un équivalent incrémenté de 3.

Un transcodeur DCB exc3 → DCB permet de correspondre à un chiffre décimale compris

entre 3 et 12 un équivalent décrémenté de 3, soit le tableau suivant :

(DCB)10 (DCB)2 (DCB exc3)10 (DCB exc3)2

0 0000 3 0011
1 0001 4 0100
2 0010 5 0101
3 0011 6 0110
4 0100 7 0111
5 0101 8 1000
6 0110 9 1001
7 0111 10 1010
8 1000 11 1011
9 1001 12 1100
Table de conversion

(A3A2A1A0)DCB=( A3A2A1A0+0011)DCB exc3

On peut réaliser ces transcodeurs à partir d’un additionneur soustracteur, en effet, le

(B3B2B1B0) étant fixé à (0011), si O=0 il s’agit d’un transcodeur DCB → DCB exc3, sinon c’est un
transcodeur DCB exc3 → DCB.

MANIPULATION

Créer un bloc à 5 entrées don’t une est l’opération O, et 4 sorties:

O S0
A0 S1
A1 S2
A2 S3
A3

Double cliquer dessus, intégrer dedans un bloc additionneur soustracteur, et raccorder le

comme indiqué ci dessous:

SCHEMA

O S0
O
A0 S1

A1 S0 S2
S1
S2
A2 S3 S3
A0 C
A1
A3 A2
A3
B0
B1
B2
B3

DEMULTIPLEXEUR A 2 SORTIES

13
 Un démultiplexeur permet de choisir la sortie à activer en fonction de son adresse, ainsi,
pour 2 sorties, le bus adresse comporte un seul bit qui valant 0, active la première sortie et
valant 1 active la deuxième.

Créer un bloc à 2 entrées, une la donnée D, l’autre l’adresse A, et 2 sorties S0, S1 :

D S0
A S1

Avec ,0 = ̅. et ,1 = .

Double cliquer dessus, et compléter le schéma de la manière suivante :

SCHEMA

D S0

A S1

TRANSCODEUR BINAIRE NATUREL VERS GRAY

Soit N=(A3A2A1A0) son équivalent en code Gray S= N=(S3S2S1S0) est donné par :

2N⊕N
S=
2
Ainsi : ,0 = 0 ⊕ 1, ,1 = 1 ⊕ 2, ,2 = 2 ⊕ 3, ,3 = 3

Créer un bloc à 4 entrées et 4 sorties :

A0 S0
A1 S1
A2 S2
A3 S3

Y insérer le circuit comme suit :

A0 S0

A1 S1

A2 S2

A3 S3

TRANSCODEURS GRAY VERS BINAIRE NATUREL

Ce transcodeur fait l’opération inverse, du transcodeur précédent, en utilisant des

simplifications par tableaux de Karnaugh, on trouve les équations suivantes :

A0=S0⊕S1⊕S2⊕S3, A1= S1⊕S2⊕S3, A2= S2⊕S3, A3=S3

14
 Créer un bloc 4 entrées et 4 sorties :

S0 A0
S1 A1
S2 A2
S3 A3

Y insérer le circuit suivant :

S0
A0
S1

S2

S3 A1

A2

A3

CONVERTISSEUR BINAIRE VERS DCB

Sachant que C est la retenue de l’adition A+6, si le C=0 l’afficheur des unités va afficher A,
et celui des dizaine va afficher 0, si C=1, l’afficheur des unités va afficher (A-10) et celui des
dizianes va afficher 1.

15
 DEMULTIPLEXEUR A 4 SORTIES

Créer un bloc à 3 entrées (a partir du précédent à 2 entrées),A,B et D avec A et B pour les

lignes d’adressage et D la donnée.

D S0
A S1
B S2
S3

Double cliquer pour inserer 3 exemplaires de demultiplexeur a 2 sorties.On a :

SCHEMA

D
S0
A D S0
A S1
S1
B D S0
A S1
S2
D S0
A S1 S3

Enregistrer.

MULTIPLEXEUR A 2 ENTREES

Le multiplexeur possède 2n entrées, n lignes d’adressage et une seule sortie.On va donc

créer un bloc a 3 entrées D1 et D2(pour les données) et A pour la l’adresse, et une sortie S :

A S
D1
D2

Double cliquer et on y insère le circuit suivant :

SCHEMA

D1 S

D2

MULTIPLEXEUR A 4 ENTREES

Le multiplexeur à 4 entrées est obtenu en utilisant trois du multiplexeur à 3 entrées ci-

dessus. Créer un bloc à 6 entrées et une sortie. On a :

A S
B
X0
X1
X2
X3

16
 On y insère le circuit suivant :

SCHEMA

A
A S
D1
B D2
S
X0 A S
D1
D2
X1
A S
D1
X2 D2

X3

DECODEURS DCB VERS OCTAL, DECIMAL ET HEXADECIMAL

Un décodeur, est un circuit qui permet d’activer une seule sortie en fonction de l’entrée.

DCB VERS OCTAL

D C B A L0 L1 L2 L3 L4 L5 L6 L7
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
Table de vérité

L0= L L L L , L1=A L L L , etc

Réaliser un bloc à 4 entrées et 8 sorties, comme suit :

A L0
B L1
C L2
L3
L4
L5
L6
L7

Et on y insère le schéma suivant :

17
 L0

A L1

L2
B

L3

C
L4

L5

L6

L7

De la même façon, créer les décodeurs DCB-décimal, DCB-hexadécimal, avec 10 sorties

pour le premier, et 16 pour le deuxième.

CODEURS OCTAL, DECIMAL, HEXADECIMAL VERS DCB

Le codeur fait l’opération inverse du décodeur.

L0 L1 L2 L3 L4 L5 L6 L7 D C B A
1 0 0 0 0
1 0 0 0 1
1 0 0 1 0
1 0 0 1 1
1 0 1 0 0
1 0 1 0 1
1 0 1 1 0
1 0 1 1 1
Table de vérité

A=L1+L3+L5+L7, B=L2+L3+L6+L7 etc

Créer un bloc à 8 entrées et 4 sorties :

L0 A
L1 B
L2 C
L3 D
L4
L5
L6
L7
L8
L9

Et on y insère le schéma suivant :

18
 L0 A

L1 B

L2 C

L3 D

L4

L5

L6

L7

De la même façon, créer les autres codeurs.

COMPARATEUR 4 BITS

Soient A=(A3A2A1A0) et B=(B3B2B1B0) deux nombres binaires à 4 bits, et soient les

fonctions suivantes : Veg=A=B, Vinf=A<B, et Vsup=A>B, on montre que :

Veg = A3 ⊕ B3. A2 ⊕ B2. A1 ⊕ B1. A0 ⊕ B0

3B3+OOOOOOOOOOOO
Vinf=OOOO A3 ⊕ B3. A2 OOOOB2 + OOOOOOOOOOOO
A3 ⊕ B3. OOOOOOOOOOOO OOOOB1 + OOOOOOOOOOOO
A2 ⊕ B2. A1 A3 ⊕ B3. OOOOOOOOOOOO
A2 ⊕ B2. OOOOOOOOOOOO
A1 ⊕ B1. A0 OOOOB0

3A3+OOOOOOOOOOOOO
Vsup=OOOO A3 ⊕ B3. OOOOB2A2 + OOOOOOOOOOOO
A3 ⊕ B3. OOOOOOOOOOOO
A2 ⊕ B2. B1OOOOA1
A3 ⊕ B3. OOOOOOOOOOOO
+ OOOOOOOOOOOO A2 ⊕ B2. OOOOOOOOOOOO OOOOA0
A1 ⊕ B1. B0

Créer un bloc à 8 entrées et 3 sorties:

A0 Vinf
A1 Vsup
A2 Veg
A3
B0
B1
B2
B3

Y insérer le circuit suivant (voir la page suivante) :

19
A0

A1

A2

A3

B0
Veg
B1

B2 Vinf

B3
Vsup

COMPARATEUR 4 BITS RECURSIF

Comparer

Ai Bi Pinf Psup Peg Vinf Vsup Veg

0 0 0 0 1 0 0 1
0 1 0 0 1 1 0 0
1 0 0 0 1 0 1 0
1 1 0 0 1 0 0 1
0 0 1 0 0 1 0 0
0 1 1 0 0 1 0 0
1 0 1 0 0 1 0 0
1 1 1 0 0 1 0 0
0 0 0 1 0 0 1 0
0 1 0 1 0 0 1 0
1 0 0 1 0 0 1 0
1 1 0 1 0 0 1 0
Table de vérité

On a les équations suivantes :

OOOOOOOOOOOOOOOOOOOOOOO
Vinf=((CO . D. E8F). EG9H OOOOOOOOOOOOOOOOOOOOOO
OOOOOO), Vsup=(a.b OOOOOOOOOOOOOOOOOOOOOOOOOOOOOO
OOOOOOO), Veg=((E8F.
̅.Peg).(ELM5 C. D). (E8F. C O . DO ))

Créer un bloc à 5 entrées et 3 sorties:

20
 a Vinf
b Vsup
Pinf Veg
Psup
Peg

On y intègre le circuit suivant :

Pinf Veg

Psup

Peg

Vinf

Vsup

ADDITIONNEUR BCD

Pour deux chiffres DCB A et B la somme A+B va de 0 à 18, avec une retebue d’entrée on
peut aller de 0 à 19.

On note Z et rs, la sortie et la retenue d’un additionneur 4 bits en binaire naturel. S et rb la

sortie et la retenue de l’additionneur BCD.

A+B Z rs S rb
0 0 0 0 0
1 1 0 1 0
2 2 0 2 0
3 3 0 3 0
4 4 0 4 0
5 5 0 5 0
6 6 0 6 0
7 7 0 7 0
8 8 0 8 0
9 9 0 9 0
10 10 0 0 1
11 11 0 1 1
12 12 0 2 1
13 13 0 3 1
14 14 0 4 1
15 15 0 5 1
16 0 1 6 1
17 1 1 7 1
18 2 1 8 1
19 3 1 9 1

21
 On montre que :

O ,NAND(Z3,Z2),NAND(Z3,Z1))
rb=NAND3(NL

Créer un bloc à 8 entrées et 5 sortie comme suit :

X0 Z0
X1 Z1
X2 Z2
X3 Z3
Y0 rs
Y1
Y2
Y3

On y intègre le circuit suivant :

A D
B C
Cp

A0

A1 A D S0
B C
Cp
A2 S1

A3 S2

B0 S3
A D
B C
B1 Cp C

B2

B3
A D
B C
Cp

Pour la réalisation de l’additionneur BCD on créé un nouveau bloc de 8 entrées et 4

sorties ,

A0 S0
A1 S1
A2 S2
A3 S3
B0
B1
B2
B3

On y insère deux des additionneurs ci-dessus comme suit.

22
 S0
S1
A0 S0
A0 S0 A1 S1
A0 A1 S1 A2 S2 S2
A2 S2 A3 S3
A3 S3 B0 C
A1 B0 C B1 S3
B1 B2
B2 B3
A2 B3

A3

B0

B1

B2

B3

IO13

COMPTEUR MODULO 8

On réalise le compteur modulo 8 à partir de 3 bascules J-K qu’on relie de la manière

suivante :

A B C D

SET SET SET

J Q J Q J Q

CLK CLK CLK

K ~Q K ~Q K ~Q
RESET RESET RESET

Ce qui donne les chronogrammes suivants :

23
 DECOMPTEUR MODULO 8

On réalise le décompteur modulo 8 de la même façon en prenant cette fois les sorties
complémentaires des bascules. Voir la figure ci-dessous :

A B C D

SET SET SET

J Q J Q J Q

CLK CLK CLK

K ~Q K ~Q K ~Q
RESET RESET RESET

Ce qui donne les chronogrammes suivants :

24
 COMPTEUR MODULO 6

Les bascules dont la sortie est égale à 1 doivent être RESETer à la valeur correspondant à
6 soit 110. Ce compteur est réalisé à partir 3 bascules J-K qui sont branchés comme suit :

A B C D

SET SET SET

J Q J Q J Q

CLK CLK CLK

K ~Q K ~Q K ~Q
RESET RESET RESET

Ce qui donne les chronogrammes suivants :

25
 COMPTEUR MODULO 10

De la même façon à la valeur 10=1010 les bascules sont RESETées. Voir le schéma
suivant :

A B C D

SET SET SET SET

J Q J Q J Q J Q
CLK CLK CLK CLK

K ~Q K ~Q K ~Q K ~Q
RESET RESET RESET RESET

Ce qui donne les chronogrammes suivants :

26
 COMPTEUR MODULO 60

On utilise un compteur modulo 10 et un compteur modulo 6, qu’on raccorde de la façon

suivante :

SET SET SET SET SET

SET SET SET SET J Q J Q J Q J Q J Q

J Q J Q J Q J Q CLK CLK CLK CLK CLK

CLK CLK CLK CLK K ~Q K ~Q K ~Q K ~Q K ~Q

K ~Q K ~Q K ~Q K ~Q RESET RESET RESET RESET RESET

RESET RESET RESET RESET

COMPTEUR MODULO 24

On utilise un compteur modulo 4 et un compteur modulo 3, qu’on raccorde de la façon

suivante :

SET SET SET SET

SET SET SET SET J Q J Q J Q J Q

J Q J Q J Q J Q CLK CLK CLK CLK

CLK CLK CLK CLK K ~Q K ~Q K ~Q K ~Q

K ~Q K ~Q K ~Q K ~Q RESET RESET RESET RESET

RESET RESET RESET RESET

27
 HORLOGE NUMERIQUE

On réalise l’horloge numérique à partir de deux compteurs modulo 60 et un compteur

modulo 24, qu’on relie comme suit :

SET SET SET SET

SET SET SET SET J Q J Q J Q J Q

J Q J Q J Q J Q CLK CLK CLK CLK

CLK CLK CLK CLK K ~Q K ~Q K ~Q K ~Q
K ~Q K ~Q K ~Q K ~Q RESET RESET RESET RESET
RESET RESET RESET RESET

SET SET SET SET

SET SET SET SET J Q J Q J Q J Q

J Q J Q J Q J Q CLK CLK CLK CLK
CLK CLK CLK CLK K ~Q K ~Q K ~Q K ~Q

K ~Q K ~Q K ~Q K ~Q RESET RESET RESET RESET

RESET RESET RESET RESET

SET SET SET SET

SET SET SET SET J Q J Q J Q J Q

J Q J Q J Q J Q CLK CLK CLK CLK

CLK CLK CLK CLK K ~Q K ~Q K ~Q K ~Q
K ~Q K ~Q K ~Q K ~Q RESET RESET RESET RESET
RESET RESET RESET RESET

01 :02 :44

28
 REGISTRE A DECALAGE

ENTREE SERIE SORTIE PARALLELE

SET SET SET SET

D Q D Q D Q D Q

CLK ~Q CLK ~Q CLK ~Q CLK ~Q

RESET RESET RESET RESET

ENTREE PARALLELE SORTIE SERIE

SET SET SET SET

D Q D Q D Q D Q

CLK ~Q CLK ~Q CLK ~Q CLK ~Q

RESET RESET RESET RESET

CONCLUSION

Partis d’un logiciel (MULTISIM) qui nous était totalement inconnu ces différents
Travaux pratiques avec ce logiciel nous ont permis de concevoir des circuits de base de
l’éléctronique numérique. A partir de ces circuits de base nous avons pu concevoir des circuits
complexes et qui peuvent ètre utilisé pour concevoir d’autres circuits bien plus complexes.

29