4.

Operational Amplifier

OP Amp (Operational Amplifier, 연산 증폭기)는 큰 신호 이득을 얻을 수 있

는 차동 증폭기 (differential amplifier)로서 1940년대 말 처음으로 소개된 이후,
전자 기술의 급속한 진보와 더불어 매우 많은 응용분야에서 쓰여 왔다. OP Amp
는 수많은 트랜지스터로 구성되어 복잡하나 그 외부 단자 특성은 상대적으로 단
순하고 또한 거의 이상적이기 때문에 사용자는 OP Amp를 사용하여 여러 가지
의 응용회로를 설계할 수 있다. 이번 장에서는 OP Amp의 기본 특성을 학습한
후 가장 기본적은 응용회로인 Inverting Amplifier, Non-inverting Amplifier에 대
하여 실험하도록 한다.
OP Amp는 기본적으로 그림 1에 나타난 것과 같이 총 5개의 단자 (2개의 입
력단자와 1개의 출력단자, 그리고 전력 공급을 위한 2개의 단자)를 기본 단자로
가지고 있으며 실제 OP-Amp IC의 경우, offset voltage 문제를 해결하기 위하여
추가의 단자를 사용하기도 한다. 이상적인 경우의 OP-Amp는 입력 임피던스가
무한대로 커서(실제 LM741의 입력임피던스는 2 ㏁ 정도임) 입력단자로 들어가
거나 입력단자에서 나오는 전류는 없다고 가정하며 또 출력 임피던스는 0 Ω (실
제는 50 Ω)이라고 가정한다. OP-Amp는 기본적으로 2개의 입력단자의 전위차를
증폭시켜 출력단자로 내보내는 역할을 한다. 즉, (-)입력단자의 전압, (+)입력단자
의 전압 그리고 출력단자의 전압을 각각 v_, v+, vo,라고 하면 입출력 단자의 전압
사이에는 다음의 관계가 존재한다.

     식 1

VCC

4
1 1
3 3
2 2
vI
vO
5

-VEE

그림 1. symbol of OP-Amp 그림 2. Inverting Amplifier

- 52 -
 즉, 출력전압은 입력단자의 전압차이에 open-loop gain (개루프이득) A를 곱한
값을 갖게 된다. 이상적인 경우, A는 무한대라고 가정하나 실제의 경우에는 무한
대는 아니고 매우 큰 값을 갖는다. 그러나 OP-Amp를 이렇게 open-loop 형태로
사용하는 경우는 매우 드물며 대개는 출력단자와 (-)입력단자 또는 출력단자와
(+)입력단자를 연결하여 closed-loop 형태로 사용하게 된다. closed loop 형태에
서 출력단자와 (-)입력단자를 연결하는 경우를 negative feedback이라 하며 출력
단자와 (+)입력단자를 연결하는 경우를 positive feedback이라 하는데 이번 장에
서는 negative feedback의 성질과 응용회로에 대해서 공부하고 positive feedbac
k의 성질과 응용회로에 대해서 공부하게 된다.
그림 2는 Negative feedback 회로의 일종인 Inverting (closed-loop) amplifier
회로를 보여주며 앞서 설명한 대로 출력단자와 (-)입력단자가 (R2를 통해) 연결되
어 있어서 Negative feedback을 형성하고 있다. 이러한 Negative feedback 회로
는 입력단자 사이에 전압 차이가 거의 나지 않아서 사실상 서로 단락된 것 같이
동작하는데 그 원리는 다음과 같다. 어떤 이유로 든지 양 입력전위차 v+-v-가 0V
보다 커지거나 작아지면 이에 따라 출련전위가 높아지거나 낮아지는데 이것이 n
egative feedback path를 통해 (-)입력단자의 전위를 상승/강하시킴으로써 v+-v-
가 다지 작아지거나 커지게 되어 정상 (0 V)으로 회복되는 것이다. 이를 virtual s
hort또는 imaginary short이라 하며 이 회로의 경우, (+)입력단자가 접지되어 있
으므로 (-)입력단자의 전압이 0 V가 되기 때문에 virtual ground라고 한다.
식 1의 Amplifier gain A는 open-loop gain인데 반하여 그림 2의 회로는 close
d-loop회로이므로 closed-loop gain을 G=vO/vI로 정의하여 사용하며 그림에서 알
수 있듯이 inverting amplifier (Inverting configuration)의 closed-loop gain G는
다음과 같이 주어진다.
(Sedra/Smith 2장 2절 참조).

 
     식 2
 
그런데 Gain이 G인 증폭기를 설계하려면 R1과 R2를 구해야 하는데 미지수가
두 개이므로 구할 수 없다. 그러므로 실제 증폭회로에서 현실적으로 사용하는 최
대 저항인 1MΩ을 R2로 놓고 R1을 구해야 한다.(단, R1은 vI의 출력저항을 포함한
모든 저항임을 명심해야 한다.) 이러한 inverting amplifier의 입력단자는 반드시
하나일 필요는 없고 그림 3에 나타난 바와 같이 여러 개의 입력 단자를 가질 수
도 있는데 이런 회로를 summing amplifier 또는 weighted summer라고 하며 이
경우 출력전압은 다음의 식과 같이 입력전압의 선형 결합 형태로 주어진다.

- 53 -
    
       ⋯  
 




 식 3

한편, 그림 4의 회로와 같이 2개의 Inverting amplifier를 직렬로 연결함으로써

선형결합의 계수를 양수와 음수 모두 가능하게 할 수도 있는데 이러한 Summin
g amplifier의 출력전압은 다음과 같다.

  
 
              
     
 
     
식 4

즉, 회로의 R값을 적당히 조절하여 입력전압들의 임의의 선형결합을 출력전압

으로 만들어 낼수 있다.

i Rf Ra
R1 Rb
i1
v1 R1
i v1 Rb
i2 R2
v2 0 R2
v2 R3
i3 R3 vO v3 vO
V3
R4
0V v4

그림 3. Weighted Summer 1 그림 4. Weighted Summer 2

그림 5는 OP-Amp를 이용한 Non-inverting amplifier (Non-inverting configura

tion)회로를 보여준다. Inverting-amplifier 회로와 마찬가지로 Non-inverting ampl
ifier회로 역시 출력단자와 (-)입력단자가 (R2를 통해) 연결되어 있어서 Negative f
eedback을 형성하고 있다. 그러나 Inverting-amplifier회로의 입력신호 vI는 (R2를
통해) 연결되어 있어서 Negative feedback을 형성하고 있다. 그러나 Inverting-a
mplifier 회로의 입력신호 vI는 (R1를 통해) (-)입력단자에 연결되어 있는데 비해
Non-inverting-amplifier 회로의 입력신호 vI는 (+)입력단자에 연결되어 있다는 점
이 서로 다르다. 이상적인 OP-Amp를 가정할 때, Non-inverting configuration의
closed-loop gain G는 다음의 식으로 주어진다 (Sedra/Smith 2장 3절 참조)

 
     식 5
 

- 54 -
 R2

R1
1
3
2
vO

vI

그림 5. Non-inverting amplifier

지금까지 이상적인 경우 OP-Amp에 대해서 주로 다루었으나 실제 OP-Amp의

경우, 이상적인 경우와는 다른 현상을 보여준다. 이러한 중요한 현상중 하나가 D
C offset voltage이다. 두 입력단자에 같은 크기의 전압을 인가하게 되면 Commo
n 성분만 있게 되고 Differential 성분은 0이 되므로 이상적인 OP-Amp의 경우에
는 출력전압이 0 V가 나와야 하나 실제의 경우에는 OP-Amp 내의 쌍을 이루는
소자들이 정확히 Matching되어 있지 않기 때문에 0V가 아닌 값을 나타낸다. 그
림 6에 이러한 DC-offset voltage를 포함하는 실제 OP-Amp를 나타낸다.

R2

Actual OP-Amp

R1
1
3
2
vO
VOS
vos
Offset free OP-Amp

Offset free OP-Amp

그림 6. OP-Amp DC offset voltage 그림 7. Offset voltage 측정을 위한 회로

그림 7는 DC offset voltage의 값을 측정하기 위한 회로를 보여준다. 그림의

회로에서 VOS는 실제로는 OP-Amp 내부에 있는 것인데 마치 VOS라는 입력 전압
을 (+)입력단자에 인가한 것과 같은 Non-inverting configuration에 해당하므로
회로의 Closed-loop gain은 1+R2/R1이 되므로 다음의 식 6 으로부터 Offset volt
age 값을 구할 수 있다.

- 55 -
 
   식 6
  
대개의 경우, VOS의 크기는 10 mV 이내의 매주 작은 값을 가지며 대부분의 O
P-Amp는 5개의 단자 (입력단자 2개, 출력단자 1개, 그리고 Power supply 2개)외
의 추가로 2개의 단자를 할당하여 Offset voltage의 역할을 상쇄시킬 수 있도록
하고 있다. 그림 8은 Potentiometer를 사용하여 OP-Amp의 offset voltage를 없
애는 회로의 예를 보여준다. 우리의 실험에서 사용하는 UA741CN IC의 경우에는
1번과 5번 핀이 offset-nulling단자에 해당하며 10 KΩ의 Potentiometer를 사용하
여야 한다.

그림 8. Offset voltage문제를 해결하기 위한 회로 결선도

이상적인 OP-Amp와는 달리 실제의 OP-Amp가 보이는 또 하나의 특성은 Slew

-rate제한이다. OP-Amp는 기본적으로 입력단자 사이의 전압차를 증폭시켜 출력
전압을 만들어 내는 역할을 하는데 OP-Amp내의 여러 소자들의 특성 때문에 출
력전압이 짧은 시간 안에 급격하게 바뀔 수는 없으므로 출력전압이 바뀌는 속도
에는 제한이 따른다. 즉, dvo/dt의 최댓값을 Slew-rate로 정의 하며 이는 OP-Amp
의 출력전압이 바뀔 수 있는 최대속도를 표시한다.

- 56 -
 vO
vI

그림 9. Voltage follower 그림 10. Slew-rate 제약에 따른 출력 왜곡 현상

그림 9에 Voltage follower를 나타내었는데 이것의 전압이득은 1 (V/V)이며 입

력 임피던스는 무한대 (실제는 2MΩ), 출력 임피던스는 거의 0(실제는 0~100 KH
z까지 50Ω)이다. 도대체 전압이득이 1 (V/V)인 증폭기를 왜 사용하는지 의문일
텐데 그 이유는 다음과 같다. 일반적으로 센서의 출력 임피던스는 수 KΩ이상으
로 큰데 여기에 이보다 작은 부하를 달면 센서에서 발생되는 전압보다 작은 전
압이 부하에 걸린다. 그러므로 입력 임피던스가 매우 크고 출력 임피던스는 거의
0 Ω이며 전압이득은 1인 Voltage follower를 센서와 부하 사이에 삽입하면 센서
에서 발생하는 전압이 그대로 부하에 전달된다. 즉, Voltage follower는 증폭용으
로 사용되는 것이 아니라 임피던스 정합용으로 사용된다. 그림 9에 나타난 Volta
ge follower를 사용하여 Slew-rate를 측정하는 방법은 다음과 같다. 우선, ± VI의
진폭을 가지며 매우 낮은 주파수를 갖는 정현파를 입력전압으로 인가한다. 주어
진 회로는 Voltage follower이므로 이 경우의 출력은 입력과 같은 진폭과 주파수
를 갖는 정현파가 된다. 그 후 천천히 입력 주파수를 증가시키면 어느 순간 그림
10에 보인 건과 같이 출력전압이 더 이상 정현파의 형태를 띠지 않고 왜곡되기
시작하는데 이런 현상이 일어나기 시작하는 가장 낮은 주파수를 ω라 하면 Slew-
rate는 다음의 식으로 주어진다.

      식 7

OP=Amp에 전력을 공급하기 위하여 VCC와 - VCC의 Power supply를 사용할 경

우 출력전압의 범위는 Power supply의 범위를 벗어날 수 없음으로 일반적으로
다음 식이 성립하나

  ≤  ≤  식 8

- 57 -
 대개의 경우, 최대전압과 최소전압까지의 최대한의 범위를 갖는 경우는 없으며
식 8의 조건을 만족하는 L+와 L-가 있어서 다음의 조건을 만족한다.

  ≤  ≤  식 9

이 때, L+와 L-를 Rated output voltage라 하며 대개의 경우, L+ = -L- 의 관계

가 성립한다. 위에서 설명한 Slew-rate 측정 방법에서 ±VI대신 rated output volt
age(단 L+ = -L- 를 가정)를 사용하였을 경우의 ω를 Full-power bandwidth (ωM)
라 하며 Rated output voltage와 Full-power bandwidth 그리고 Slew-rate 사이에
는 다음의 관계가 성립한다.

      식 10

그림 11은 OP-Amp를 이용한 Integrator 회로를 보여준다. Negative feedback

에 의하여 (-)입력단자는 Virtual ground가 되므로 저항 R을 흐르는 전류 i1(t)는 i
1(t)=vI(t)/R가 되고 따라서 Capacitor C에 쌓이는 전하랑은 i1(t)를 시간으로 적분
한 값이 된다. 따라서 Capacitor 양단에 걸리는 전압 vc(t)는 (초깃값을 VC라 가정
할 때) 다음의 식으로 주어진다.



   
   

 식 11

이에 따른 출력전압 vo(t)의 식은 다음 식 4-11과 같다.

 
 
   
        
    식 12
  

여기에서 출력전압은 입력전압의 적분값에 비례하여 변화하며 음수를 곱하였

으므로 Inverting integrator가 된다.

i1

C
i1 0

R 0V
vI(t)
vO(t)

그림 11 OP-Amp를 이용한 (Inverting) Integrator 회로

- 58 -
 RF

i1 C

vI(t)
vO(t)

그림 12. Offset voltage 영향을 고려한 적분기

그러나 앞서 설명한 Offset voltage의 영향을 고려할 경우, 식 12의 출력전압에

Offset voltage에 관련된 성분이 추가로 생기게 되어 적분기의 출력은 시간에 흐
름에 따라 L+ 또는 L- 를 향해 증가/감소하는 문제가 생긴다. 이러한 문제는 그림
12처럼 적분기의 Capacitor주위에 저항을 추가하여 DC 전류가 흐를 수 있는 경
로를 만들어 줌으로써 어느 정도 해결할 수 있다. 하지만 RF의 크기를 적절하게
선택하여야 원하는 적분기를 얻을 수 있다. (Sedra/Smith 5판 2장 8절 참조)

그림 13. Offset을 계산하기 위한 Miller integrator circuit

그림 13 Miller integrator circuit을 통해 offset 전압 측정이 가능하다. 입력이
접지되어있는 상태에서 적분기의 출력은 식 13처럼 offset 전압에 의한 출력이

- 59 -
나타난다.

   
 
            식 13
  
t=0일 때 커패시터에 충전되는 전압은 없으며 시간이 지남에 따라 출력전압은
선형적으로 증가하게 하게 되다가 결국 출력가능한 최대 전압까지 포화되게 된
다. 따라서 출력전압이 포화되기 전의 커패시터 충전 시간에 대한 출력전압을 알
면 offset voltage까지 측정이 가능하게 된다. (Sedra/Smith 5판 2장 6절 참조)

- 60 -