BÀI 1: CỔNG LOGIC

ĐỊNH NGHĨA – PHÂN LOẠI – ĐẶC

TRƯNG
Thông tin sinh viên
Stt Họ và tên Mã sinh viên
1 Phan Đình Danh 22022201
2

1. Định nghĩa – Bảng chân lý

1.1. Yếu tố logic
chứa 1 bit thông
tin

Bảng D1-1 Sử dụng đồng hồ đo thế ở chốt 15 của bộ chỉ thị LED đơn (LOGIC
INDICATORS). Ghi giá trị thế đo vào bảng D1-1 theo trạng thái của công
tắc LS8:
Công tắc LS8 Đèn LED Mức thế Ký hiệu trạng Ký hiệu
thái toán học
“1” Sáng V =4.932V H(High – cao) 1
“0” Tắt V =0.5mV L(Low – thấp) 0
Câu hỏi 1 Phát biểu định nghĩa về mức logic và yếu tố logic chứa 1 bít thông tin:

-Định nghĩa về mức logic:Mức logic là giá trị điện áp vào,ra được quy
định cho các số nhị phân 0 và 1(bit 1 là mức logic cao bit 0 là mức logic
thấp)
-Mức logic phụ thuộc vào nguồn nuôi:Nguồn nuôi cung cấp điện áp cho
hệ thống và mức logic của tín hiệu được sử dụng trong hệ thống phụ
thuộc vào mức điện áp nguồn nuôi.Nếu mức logic vào lớn hơn nguồn
nuôi thì sẽ gây ra hiện tưởng hỏng cổng logic
-Trong sơ đồ trên đèn sáng thì mức logic bằng ”1”,đèn tối thì mức logic
bằng “0”;

1.2. Các cổng logic

2. Khảo sát
nguyên lý hoạt
động của cổng
đảo
Bảng D1-2 Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-
2:
Công tắc LS8 Lối vào A Lối ra C
1 1 0
0 0 1
Lối vào IC1/a bỏ lửng 0 0
Câu hỏi 2 Định nghĩa về cổng đảo:
Cổng đảo là cổng làm thay đổi trạng thái đầu vào

Viết công thức đại số logic cho cổng đảo:

C= 𝐴

Nhận xét trường hợp lối vào bỏ lửng tương ứng với trạng thái nào của lối
vào?
-Nếu đầu vào bị bỏ lửng thì đầu ra sẽ luôn ở mức logic thấp(do chưa cấp
nguồn cho mạch),do đó đèn sẽ không sáng.
3. Khảo sát
nguyên lý hoạt
động của cổng
không đảo với
collector hở (O.C.
Open collector)

Bảng D1-3 Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-
3:
Công tắc LS8 Lối vào A Lối ra C
1 1 1
0 0 0
Lối vào IC2/a bỏ lửng 0 1
Câu hỏi 3 Định nghĩa về cổng không đảo:

Cổng không đảo là cổng giữ nguyên trạng thái ban đầu

Viết công thức đại số logic cho cổng đảo:

C=A
Nhận xét trường hợp lối vào bỏ lửng tương ứng với trạng thái nào của lối
vào?
Khi bỏ lửng lối vào thì coi như mức logic đầu vào là 0 => dòng ở cực base
= 0 => dòng ở cực C = 0 => 𝑉𝐶 ở mức cao => đèn sáng. Ngoài ra, nó còn
có chức năng sửa dạng tín hiệu vuông hơn và đưa về tín hiệu đúng mức
 logic.
4. Khảo sát
nguyên lý hoạt
động của cổng
“KHÔNG VÀ” có
hai lối vào (2-
Input NAND)

Bảng D1-4 Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-
4:
LS7 LS8 Lối vào A Lối vào B Lối ra C
1 1 1 1 0
1 0 1 0 1
0 1 0 1 1
0 0 0 0 1
Câu hỏi 4 Định nghĩa về cổng NAND:

Cổng NAND là cổng mà lối ra ở mức thấp khi và chỉ khi 2 lối vào ở mức
cao

Viết biểu thức logic cho cổng NAND:

C = 𝐴𝐵
Nhận xét trường hợp lối ra khi một trong hai lối vào thấp (0), để kết luận
cổng NAND có làm việc theo kiểu “HOẶC ĐẢO” (NOR) với mức logic 0 hay
không?
-Khi một trong hai lối vào ở mức thấp thì lối ra vẫn ở mức cao.
- Khi bỏ lửng chân B thì ta có mạch giống với cổng đảo ở mạch D1-1a. Khi
A ở mức logic "0" thì NAND hoạt động như cổng đảo
5. Khảo sát
nguyên lý hoạt
động của cổng
“NAND” có hai
lối vào với lối ra
collector hở (2-
Input open
collector NAND)
Bảng D1-5 Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-
5:
LS7 LS8 Lối vào A Lối vào B Lối ra C
1 1 1 1 0
1 0 1 0 1
0 1 0 1 1
 0 0 0 0 1
Câu hỏi 5 So sánh kết quả trong D1-5 với bảng chân lý D1-4 của cổng NAND trong
mục 4.
Kết quả trong D1-5 với bảng chân lí D1-4 là giống nhau.

6. Khảo sát
nguyên lý hoạt
động của cổng
“HOẶC” có hai lối
vào (2-Input OR)

Bảng D1-6 Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-
6:
LS7 LS8 Lối vào A Lối vào B Lối ra C
1 1 1 1 1
1 0 1 0 1
0 1 0 1 1
0 0 0 0 0
Câu hỏi 6 Định nghĩa về cổng OR:

Cổng OR là cổng có thể nhận nhiều tín hiệu đầu vào. Tín hiệu đầu ra là
“1” khi và chỉ khi có ít nhất 1 tín hiệu là 1 và là “0” khi và chỉ khi toàn bộ
đầu vào là 0

Viết biểu thức logic cho cổng OR:

C=A+B
Nhận xét trường hợp lối ra khi một trong hai lối vào thấp (0), để kết luận
cổng OR có làm việc theo kiểu “VÀ” (AND) với mức logic 0 hay không?
- Khi một trong hai lối vào là thấp thì đầu ra là mức cao -> ngược với mức
AND vì khi một trong hai lối vào là thấp thì đầu ra của AND lại cho mức
thấp
7. Khảo sát
nguyên lý hoạt
động của cổng
“HOẶC – LOẠI
TRỪ” có hai lối
vào (2- Input
XOR)

Bảng D1-7 Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-
7:
LS7 LS8 Lối vào A Lối vào B Lối ra C
1 1 1 1 0
1 0 1 0 1
0 1 0 1 1
0 0 0 0 0
Câu hỏi 7 Định nghĩa về cổng XOR:
Cổng XOR là mạch có đầu ra là logic “1” nếu cả hai giá trị đầu vào khác
nhau
Viết biểu thức logic cho cổng XOR:
C=A ⊕ B=A 𝐵+ 𝐴B

Câu hỏi 8 Bằng lý luận, dựa trên kết quả thí nghiệm với cổng có hai lối vào, lập
bảng chân lý và viết biểu thức đại số logic cho:
- Cổng AND 2 lối vào: Q=A.B
Lối vào A Lối vào B Lối ra Q
1 1 1
0 1 0
1 0 0
0 0 0
- Cổng NAND 4 lối vào:Q= 𝐴. 𝐵 .𝐶 . 𝐷
Lối vào A Lối vào B Lối vào C Lối vào D Lối vào D
1 1 1 1 0
1 1 1 0 1
1 1 0 1 1
1 1 0 0 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
 0 1
0 1
0 1
0 1
- Cổng OR 3 lối vào:Q= A+B+C
Lối vào A Lối vào B
1 1
1 1
1 0
1 0
0 1
0 1
0 0
0 0
2. Phân loại cổng
logic
0 1 1
0 0 1
1 0 1
1 1 1
Lối vào C Lối vào Q
1 1
0 1
1 1
0 1
1 1
0 1
1 1
0 0

Bảng D1-8 Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-
8:
LS7 LS8 Lối vào A Lối vào B Lối ra C
1 1 1 1 1
1 0 1 0 0
0 1 0 1 0
0 0 0 0 0
Câu hỏi 9 Theo kết quả bảng chân lý D1-8 và cấu trúc sơ đồ DL AND, giải thích
nguyên tắc hoạt động của cổng AND loại DL. Phân tích ưu nhược điểm
của sơ đồ.
- Nguyên tắc hoạt động:
+ Khi có ít nhất 1 đầu vào ở mức thấp, không có dòng đi qua base
của transistor=> lối ra có mức logic thấp (đèn LED tắt)
+ Khi cả 2 đầu vào ở mức cao, diode 1 , 𝐷2 phân cực ngược, dòng
không qua diode mà qua LED => lối ra có mức logic cao (đèn LED sáng)
-Ưu nhược điểm sơ đồ:
+ Ưu điểm: mạch điện đơn giản
+ Nhược điểm: điện áp lối ra không lớn
3. Cổng NAND
loại Resistor –
Transistor Logic
(RTL)

Bảng D1-9 Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-
9:
LS7 LS8 Lối vào A Lối vào B Lối ra C
1 1 1 1 0
1 0 1 0 1
0 1 0 1 1
0 0 0 0 1
Câu hỏi 10 Theo kết quả bảng chân lý D1-9 và cấu trúc sơ đồ RTL, giải thích nguyên
tắc hoạt động của cổng NAND loại RTL. Chú ý transistor làm việc ở chế độ
khóa (đóng và mở bão hòa hoặc gần bão hòa). Phân tích ưu nhược điểm
của sơ đồ.
-Nguyên tắc hoạt động của cổng NAND loại RTL
+ Khi 1 trong 2 hoặc cả 2 lối vào ở mức logic thấp, điện áp tại B thấp,
Transistor ngưng dẫn, dòng 𝐶 đi thẳng qua LED => lối ra có mức logic cao
(đèn LED sáng)
+ Khi cả 2 lối vào đồng thời ở mức logic cao, điện áp tại B cao,
transistor ở chế độ dẫn, dòng 𝐼chạy thẳng xuống cực emiter => lối ra có
mức logic thấp (đèn LED tắt)
-Ưu nhược điểm sơ đồ:
+ Ưu điểm: số lượng transitor tối thiểu, thời gian phản hồi nhanh,
tiêu thụ điện thấp
+ Nhược điểm:
● Độ chống nhiễu kém.
● Khi transistor mở, công suất tiêu tán cao => đòi hỏi phải
cung cấp nhiều dòng điện hơn bà nhiệt được loại bỏ khỏi RTL, tốc độ
hoạt động thấp, độ chính xác thấp.
4. Cổng NAND
loại Diode –
Transistor Logic
(DTL)
Bảng D1-10 Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-
10:
LS7 LS8 Lối vào A Lối vào B Lối ra C
1 1 1 1 0
1 0 1 0 1
0 1 0 1 1
0 0 0 0 1
Câu hỏi 11 Theo kết quả bảng chân lý D1-10 và cấu trúc sơ đồ DTL, giải thích nguyên
tắc hoạt động của cổng NAND loại DTL. Chú ý transistor làm việc ở chế độ
khóa (đóng và mở bão hòa hoặc gần bão hòa). Phân tích ưu nhược điểm
của sơ đồ.
-Nguyên tắc hoạt động của cổng NAND loại DTL
+ Khi tất cả đầu vào ở mức cao, các diode phân cực ngược => không
có dòng qua diode. Dòng qua tran nên transitor hoạt động ở chế độ dẫn,
Ic chạy thẳng xuống emitter dẫn đến lối ra có mức logic thấp => đèn tắt.
+ Khi 1 trong 2 hoặc cả 2 lối vào ở mức thấp, 1 trong 2 diode 𝐷5 , 𝐷6
hoặc cả 2 diode sẽ phân cực thuận. Dòng điện qua 𝑅6 , đi qua diode dẫn
đến 𝑉𝐵 hoạt động ở mức logic thấp. Vì vậy Transistor hoạt động ở chế độ
ngắt, dòng 𝐼𝐶 chạy thẳng qua LED dẫn đến lối ra có mức logic cao (đèn
LED sáng)
- Ưu nhược điểm
+ Ưu điểm:
● Cấu tạo đơn giản, dễ chế tạo.
● Độ chống nhiễu được cải thiện, tốc độ hoạt động tốt, độ tin cậy
cao hơn RTL, giá thành rẻ.
+ Nhược điểm: Độ trễ truyền lan của họ cổng này còn lớn, sử dụng nhiều
năng lượng, tín hiệu có độ chính xác thấp.
5. Cổng NAND
loại Transistor –
Transistor Logic
(TTL)

Bảng D1-11 Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-
11:
LS7 LS8 Lối vào A Lối vào B Lối ra C
1 1 1 1 0
1 0 1 0 1
 0 1 0 1 1
0 0 0 0 1
Câu hỏi 12 Theo kết quả bảng chân lý D1-11 và cấu trúc sơ đồ TTL, giải thích nguyên
tắc hoạt động của cổng NAND loại TTL. Chú ý transistor làm việc ở chế độ
khóa (đóng và mở bão hòa hoặc gần bão hòa). Phân tích ưu nhược điểm
của sơ đồ.
-Nguyên tắc hoạt động của cổng NAND loại TTL
+ Khi tất cả đầu vào ở mức cao, transitor T3, T4 bị cấm, dòng qua
transitor T5. Tương tự như vậy với transistor T6, T7 ở trạng thái tắt, dòng
điện được đưa xuống đất, không qua LED. Vì vậy, đầu ra ở mức thấp.
+ Khi chỉ có 1 đầu vào ở mức thấp, một trong 2 transitor T3, T4 bị
cấm, transitor còn lại bão hòa. Transistor T5, T6 ở trạng thái bão hòa =>
transistor T7 cấm => dòng qua LED ở mức cao. Vì vậy, đầu ra ở mức cao.
- Ưu nhược điểm sơ đồ:
+ Ưu điểm: độ ổn định đầu ra cao, thời gian chuyển mạch nhanh, sử
dụng ít năng lượng , ít tiêu thụ điện
+ Nhược điểm:
● Không thể thực hiện hoạt động NOT
● Khi kết nối các cổng TTL với nhau thì không thể nối hết các đầu ra
của chúng với nhau vì việc nối này có thể làm hỏng các bán dẫn trong
mạch đồng thời cũng không thể thay đổi khả năng tải của chúng
● Dùng nhiều transitor và lắp mạch khá phức tạp.
6. Cổng NAND
collector hở

Bảng D1-12 Xác định trạng thái lối ra theo bảng chân lý D1-12 khi nối và không nối J1.
LS7 LS8 Lối vào A Lối vào B C (Nối J1) C (Không
nối J1)
1 1 1 1 0 0
1 0 1 0 1 0
0 1 0 1 1 0
0 0 0 0 1 0
3. Cổng CMOS

Bảng D1-13 Ghi trạng thái lối ra theo trạng thái lối vào của cổng vào bảng chân lý D1-
13:
DS1 DS2 Lối vào A Lối vào B Lối ra C
1 1 1 1 0
1 0 1 0 1
0 1 0 1 1
0 0 0 0 1
Câu hỏi 13 So sánh trạng thái logic với cổng NAND – TTL (Bảng 1-4, mục 4.1).
- Nhận xét: ta thấy rằng trạng thái logic giống hệt với mạch NAND ở trên

4. Bộ chuyển đổi
mức TTL – CMOS
& CMOS - TTL

Bảng D1-14 Ghi giá trị thế đo bằng đồng hồ vào bảng D1-14. Ở hàng trạng thái ghi kết
luận là trạng thái CMOS hay TTL.
Công tắc V(A) V(B) V(C-D) V(E) V(F)
LS1
1 6.942 12.2 12.2 4.97 4.97
0 6mV 12.17V 0.939 4.93 4.93
Trạng thái TTL CMOS CMOS TTL TTL
Câu hỏi 14 Nêu sự khác biệt giữa mức TTL và CMOS?

Mức TTL và CMOS là hai loại công nghệ logic được sử dụng trong việc
thiết kế mạch điện tử. Dưới đây là một số sự khác biệt chính giữa chúng:
+Nguyên tắc hoạt động :
-TTL: Sử dụng các transistor dạng BJT để thực hiện các chức năng logic.
-CMOS: Sử dụng cặp transistor MOSFET bao gồm transistor N-channel
và P-channel để tạo ra các cổng logic.
+Tiêu thụ điện năng:
-TTL: Tiêu thụ năng lượng cao hơn do luôn tiêu tốn điện năng khi
chuyển trạng thái logic.
-CMOS: Tiêu thụ năng lượng thấp hơn vì chỉ tiêu thụ năng lượng khi có
sự chuyển đổi logic.
+Điện áp hoạt động:
-TTL: Hoạt động trong khoảng điện áp từ 4.5V đến 5.5V.
-CMOS: Có thể hoạt động ở mức điện áp thấp hơn, thường là từ 3V đến
15V.
+Tốc độ chuyển đội:
-TTL: Nhanh hơn ở mức độ logic thấp (low-to-high) so với mức độ logic
cao (high-to-low).
-CMOS: Có tốc độ chuyển đổi khả dụng ổn định và đồng đều ở cả hai
trạng thái logic.
+Tính ổn định và độ chính xác:
-TTL: Có thể bị ảnh hưởng bởi nhiễu và yếu tố nhiệt độ.
-CMOS: Ít bị ảnh hưởng bởi nhiễu và độ ổn định tốt hơn ở nhiều điều
kiện hoạt động.