BÁO CÁO THỰC TẬP THIẾT KẾ VLSI

1.Cổng NOT
1.1 Lý Thuyết
- Cổng NOT đảo là ngõ vào tín hiệu đơn có mức đầu ra thường ở mức logic “1”và
đi “THẤP” đến mức logic “0” khi đầu vào duy nhất của nó ở mức logic “1”.
- Hình ảnh và bảng trạng thái của cổng NOT.
A Y
0 1
1 0
Hình 1.1 : Bảng trạng thái

Hình 1.1 : Hình ảnh cổng NOT

-Sơ đồ nguyên lý: Cổng inverter được cấu tạo từ PMOS và NMOS, PMOS dẫn tốt
mức 1 nên được nối với nguồn VDD. Ngược lại NMOS dẫn tốt mức nên được nối
với GND.

1.2 Mô Phỏng.
-Sơ đồ nguyên lý
 Hình 1.2: Sơ đồ nguyên lý cổng NOT.
-Sơ đồ nguyên lý cổng NOT bao gồm 1 transistor nMOS và 1 transistor pMOS như
hình 1.2.
- Bảng thông số của trans (W, L, temp)
-Thông số nmos -Thông số pmos
+L=0.13u +L=0.13u
+W = 1.3u +W = 2.6u
+Nf =1 +Nf =1
+Nw=1.3u +Nw=1.3u
-Tỷ lệ W/L = 2
Hình 1.3: Bảng thông số pMOS.
 Hình 1.4: Nhiệt độ pMOS.

Hình 1.5: Bảng thông số nMOS.

Hình 1.6: Nhiệt độ

-Đóng gói: Kí hiệu

 Hình 1.7: Ký hiệu cổng NOT
-Cấp nguồn, tín hiệu: VDD,VSS,Vpulse.
 Hình 1.8: Mạch test cổng NOT
-Thống số cài đặt:
+ Chân Vdd nối với nguồn Vdc = 1.2V
+ Chân Vss ta nối đất
+ Chân ngõ vào A nối với nguồn Vpulse với các thông số cài đặt như sau:
- mức điện áp 1: 0V
- mức điện áp 2: 1.2V
- thời gian trễ: 0s
- thời gian xung cạnh lên: 1ns
 - thời gian xung xuống: 1ns
- độ rộng xung: 10us
- chu kỳ: 20us

Hình 1.9: Bảng thông số của nguồn Vpulse

-Dạng sóng:
Thực hiện mô phỏng để kiểm tra hoạt động theo bảng trạng thái của cổng NOT,
kếtquả thu được dạng sóng như hình bên dưới.
+A: ngõ vào (đường màu đỏ)
+Y: ngõ ra (đường màu xanh)
 Hình 1.10: Kết quả mô phỏng
- 4us tới 6us, tín hiệu ngõ vào là 0V (mức 0) thì tín hiệu ngõ ra là xấp xỉ 1.2V
(mức1).
- 6us tới 8us, tín hiệu ngõ vào xấp xỉ 1.2V (mức 1) thì tín hiệu ngõ ra là 0V (mức
0).

Hình 1.11: Thời gian trễ tăng

 Hình 1.12: Thời gian trễ giảm
-Công suất của mạch
Cài đặt để hiển thị đường tín hiệu công suất: P= U.I

Hình 1.13: Công suất

Hình 1.14: Công suất trung bình

-Vậy công suất trung bình là 1.089uW
Có tải RL,CL
 Hình 1.15: Mạch có RL=200k,CL
Mạch có cổng NOT: so sánh với 1 NOT về tpdr, tpdf, transition time

Hình 1.16: Mạch 3 cổng NOT

 Hình 1.17: Thời gian trễ lan truyền

Hình 1.18: Thời gian trễ giảm

Công suất của mạch
Công suất: P = U.I
 Hình 1.19: Công suất

Hình 1.20: Công suất trung bình

-Vậy công suất trung bình là 1.171uW
Kết quả so sánh mạch có cổng NOT và 3 NOT:
- t pdf của mạch có cổng NOT chênh lệch không nhiều so với 3 NOT (0.0003us)
- t pdr của mạch có cổng NOT chênh lệch không nhiều so với 3 NOT (0.0024us)
- Transition time của mạch có cổng NOT nhanh hơn so với 3 NOT
- Công suất trung bình chênh lệch 0.082uW.
1.3 Kết luận
- Đặc tuyến DC

Hình 1.21: Sơ đồ nguyên lí

Thông số cài đặt
Ngõ vào A nối với nguồn có điện áp được đặt bằng biến Vin = a.
Ngõ ra Y.
Chân VDD nối với nguồn VDC = 1.2V.
Chân VSS ta nối đất.
 Hình 1.22: Đặc tuyến DC
-Từ 0 đến 0.168V là vùng A
-Từ 0.168V đến 0.359V là vùng B
-Từ 0.359V đến 0.552V là vùng C
-Từ 0.552V đến 0.744 là vùng D
-Từ 0.744V đến 0.937 là vùng E
-Từ 0.937V đến 1.13V là vùng G

Bảng: DC,AC và đặc tuyến truyền đạt áp

 Loại tín hiệu DC AC Đặc tuyến truyền
điện áp
Điện áp vào (Vin) Không áp dụng Tín hiệu xoay Tín hiệu ra bằng
chiều (AC) điện áp đối với
trạng thái không
nghịch đảo và
ngược lại đối với
trạng thái nghịch
đảo
Điện áp ra (Vout) Không áp dụng Tín hiệu xoay Tín hiệu ra bằng
chiều (AC) điện áp đối với
trạng thái nghịch
đảo và ngược lại
đối với trạng thái
không nghịch đảo
-Các thông số trên áp dụng cho cổng NOT (INVERTER) với đầu vào (input)là
tín hiệu điện áp, đầu ra (output) cũng là tín hiệu điện áp. Cổng NOT có chức
năng nghịch đảo (Inverter) tín hiệu vào, nghĩa là nếu tín hiệu vào là "0" (điện áp
thấp), thì tín hiệu ra là "1" (điện áp cao) và ngược lại, nếu tín hiệu vào là "1"
(điện áp cao), thì tín hiệu ra là "0" (điện áp thấp).
2.CỔNG NAND
2.1 Lý thuyết
- Trong điện tử kỹ thuật số, cổng NAND ( NOT-AND ) là cổng logic tạo ra đầu ra
chỉ sai nếu tất cả các đầu vào của nó là đúng; do đó đầu ra của nó là phần bù cho
cổng AND.
 Hình 2.1: Sơ đồ nguyên lý của cổng NAND

Bảng 2.2: Bảng trạng thái của cổng NAND

2.2 Mô phỏng
- Bảng thông số của trans (W, L)
 Hình 2.3: Bảng thông số của pMOS
- Thông số cài đặt:

 Length(M) : 0.13u
 Width Per Finger (M) : 2.6u
 Numberof Fingers : 1
 With (M) : 2.6u
 Hình 2.4: Bảng thông số của nMOS
- Thông số cài đặt:

 Length(M) : 0.13u
 Width Per Finger (M) : 1.3u
 Numberof Fingers : 1
 With (M) : 1.3u
Hình 2.5: Sơ đồ nguyên lý cổng NAND
Hình 2.6: Ký hiệu cổng NAND

Hình 2.7: Mạch test cổng NAND

- Thông số cài đặt:
• Chân VDD nối với nguồn VDC = 1.2V
• Chân VSS ta nối đất
• Chân ngõ vào A và B nối với nguồn Vpulse với các thông số cài đặt như
sau:
+ mức điện áp 1: 0V
+ mức điện áp 2: 1.2V
+ thời gian trễ: 0s
+ thời gian xung cạnh lên: 10ns
+ thời gian xung xuống: 10ns
+ độ rộng xung: 10us

+ chu kỳ: 20us

Hình 2.8: Bảng thông số của nguồn

 Hình 2.9: Kết quả mô phỏng
Dựa vào kết quả:

- Tại vị trí A=1, B=1 thì Y=0

- Tại vị trí A=1, B=0 thì Y=1

- Tại vị trí A=0, B=1 thì Y=1

- Tại vị trí A=0, B=0 thì Y=1

 Hình 2.10: Mô phỏng tín hiệu công suất cổng NAND
-Công suất trung bình

-Vậy công suất trung bình của mạch là 8.183nW

3. CỔNG NOR
3.1 Lý thuyết
- Cổng NOR (NOT OR) là cổng logic nhiều ngõ vào có chức năng đảo bảng trạng
thái của cổng OR. Khi ngõ vào A, B đồng thời là mức thấp (mức 0) thì ngõ ra là
mức cao. Ngược lại khi ngõ vào A, B đồng thời là mức cao, hoặc trong 2 ngõ vào
A hoặc B là mức cao thì đầu ra đều sẽ là mức thấp.
 Hình 3.1: Sơ đồ nguyên lý cổng NOR
- Bảng trạng thái của cổng NOR:

Bảng 3.2: Bảng trạng thái cổng NOR

3.2 Mô phỏng
 Hình 3.3: Sơ đồ nguyên lý cổng NOR
- Bảng thông số của trans (W, L)
 Hình 3.4: Bảng thông số của pMOS
- Thông số cài đặt:

 Length(M) : 0.13u
 Width Per Finger (M) : 2.6u
 Numberof Fingers : 1
 With (M) : 2.6u
 Hình 3.5: Bảng thông số của nMOS
- Thông số cài đặt:

 Length(M) : 0.13u
 Width Per Finger (M) : 1.3u
 Numberof Fingers : 1
 With (M) : 1.3u
 Hình 3.6: Sơ đồ mô phỏng cổng NOR

Hình 3.7: Biểu diễn biểu đồ trạng thái của cổng NOR
+ Tại thời điểm 0 - 5u, tôi có tín hiệu A =1 và B = 1 => Y = 0.
+ Tại thời điểm 5 – 10u, tôi có tín hiệu A = 0 và B = 1 => Y = 0.

+ Tại thời điểm 15 – 20u, tôi có tín hiệu A = 1 và B = 0 => Y = 0.

+ Tại thời điểm 10 – 15u, tôi có tín hiệu A = 0 và B = 0 => Y = 1.

= > Cả 4 trạng thái của ngõ vào và ngõ ra đều tương ứng với bảng trạng thái của
cổng NOR 2 ngõ vào. Ngõ ra cổng NOR bằng 1 khi 2 ngõ vào có mức logic bằng
0.Ngõ ra cổng NOR bằng 0 khi 2 ngõ vào có mức logic ở các trường hợp còn lại.

= > Kết quả mô phỏng chính xác.

Hình 3.8: Mô phỏng tín hiệu công suất

-Công suất trung bình

Hình 3.9: Công suất trung bình

-Vậy công suất trung bình là 1.2uW