TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN ĐÁP ÁN ĐỀ THI CUỐI KỲ HK2 (2021-

2022)
KHOA KỸ THUẬT MÁY TÍNH NHẬP MÔN MẠCH SỐ
Thời gian: 75 phút
Đề 1 (Sinh viên không được sử dụng tài liệu, máy tính cầm tay.

Làm bài trực tiếp trên đề)

Chữ ký của Cán bộ coi thi

ĐIỂM
STT Họ và tên: ……………………………………………
Bằng số: ……………….
MSSV: ……………………………………………….
…….
Bằng chữ:……………….
Phòng thi: …………………………………………….

BẢNG TRẢ LỜI TRẮC NGHIỆM (SV ghi đáp án đúng vào bảng sau)

Đề 1:

Câu 1 Câu 2 Câu 3 Câu 4 Câu 5 Câu 6 Câu 7

D B C B C D D

Câu 8 Câu 9 Câu 10 Câu 11 Câu 12 Câu 13 Câu 14

B B C B C A A
Đề 2:

Câu 1 Câu 2 Câu 3 Câu 4 Câu 5 Câu 6 Câu 7

D B C B C A A

Câu 8 Câu 9 Câu 10 Câu 11 Câu 12 Câu 13 Câu 14

D B B C B C D
Đề 3:

Câu 1 Câu 2 Câu 3 Câu 4 Câu 5 Câu 6 Câu 7

B C D D B B C

Câu 8 Câu 9 Câu 10 Câu 11 Câu 12 Câu 13 Câu 14

B C A A D B C
Đề 4:

Câu 1 Câu 2 Câu 3 Câu 4 Câu 5 Câu 6 Câu 7

C A A D B C B

Câu 8 Câu 9 Câu 10 Câu 11 Câu 12 Câu 13 Câu 14

C D D B B C B

Trang 1 / 7
CÂU HỎI TRẮC NGHIỆM (7 Điểm, 0.5đ/câu), SV chọn 1 đáp án đúng

Câu 1. Ngõ ra F của mạch có giá trị bằng 0 khi:

A. A=0, B=0 1
00
B. A=0, B=1
1 01
C. A=1, B=0 F

D. A=1, B=1 10

11

A B

Câu 2. Ngõ ra F của mạch hình bên được mô tả dưới dạng biểu thức Boolean là:

A. F(A,B)=A.B
1
00
B. F(A,B)=(AÅB)’
0 01
C. F(A,B)=A’.B’ F

0
D. F(A,B)=A’+B’ 10

1 11

A B

Câu 3. Hãy chọn câu trả lời ĐÚNG nhất. Mạch hình bên là:

A. Flip-Flop SR tích cực mức thấp A Y

S Q
B. Flip-Flop SR tích cực mức cao
B R
C. Flip-Flop SR tích cực cạnh xuống
D. Flip-Flop SR tích cực cạnh lên
clk CLK Q

Câu 4. Cho mạch hình bên, giả sử giá trị hiện tại của Y bằng 1, để giá trị của Y ở xung clock kế tiếp
bằng 0 thì giá trị hiện tại của A và B phải là:

A. A=0, B=0 A Y
J Q

B. A=X, B=1
B K
C. A=1, B=0
D. A=1, B=X clk CLK Q

Câu 5. Cho mạch như hình bên. Nếu C=1 thì biểu thức Boolean của ngõ ra F sẽ là:

A. F(A,B)=A’B’+AB’+A’B A I1 Y0
B O0
I0 Y F
B. F(A,B)=(A’B’).(A’B).(AB’) O1 1
Decode
Y2
2->4 O2
C. F(A,B)=(A+B’)(A’+B)(A+B) Y3
C EN O3
D. F(A,B)= m0.m1.m2
Câu 6. Chọn câu trả lời ĐÚNG nhất:

Trang 2 / 7
 Q0 Q1 Q2
T Q T Q T Q

clock
CLK Q CLK Q CLK Q

A. Đây là mạch đếm lên bất đồng bộ B. Đây là mạch tổ hợp

C. Đây là mạch đếm xuống bất đồng bộ D. Đây là mạch đếm đồng bộ
Câu 7. Chu trình đếm của mạch đếm hình bên dưới (Q0 là bit MSB) là:

Q1 Q2
T Q T Q T Q
Q0

clock
CLK Q CLK Q CLK Q

A. 5 -> 6 -> 7 -> 4 -> 3 rồi lặp lại B. 0 -> 2 -> 4 -> 6 rồi lặp lại
C. 1 -> 3 -> 5 -> 7 rồi lặp lại D. 4 -> 5 -> 6 -> 7 rồi lặp lại
Câu 8. Cho mạch cộng CR (Carry Ripple) như hình bên dưới, nếu trì hoãn (delay) của mỗi FA là
3ns thì tổng thời gian trì hoàn của mạch sẽ là:

X0 Y 0 X1 Y 1 X2 Y 2 X3 Y 3 X4 Y 4
C0 FA FA FA FA FA
C5

S0 S1 S2 S3 S4

A. 3ns B. 15ns C. 30ns D. 6ns

Câu 9. Cho giản đồ định thời như hình bên dưới. Nếu tín hiệu A, B, C được gán lần lượt vào chân J,
K và Q của một Flip-Flop JK thì giá trị của C sau cạnh lên xung clock thứ 5 và thứ 6 lần lượt sẽ là:
1 2 3 4 5 6 7 8
CLK
A
B
C

A. 0,0 B. 0,1 C. 1,0 D. 1,1

Câu 10. Cho hàm F(x,y,z)=xy + z, nếu thực hiện hàm F chỉ sử dụng Mux2->1 (không sử dụng cổng
logic khác, kể cả cổng NOT) thì số lượng MUX2->1 tối thiểu phải dùng là:

A. 4 B. 3 C. 2 D. 1
Câu 11. Số Flip-Flop D tối thiểu cần để thiết kế bộ đếm đồng bộ có chu trình đếm 1 -> 5 -> 7 -> 6 -
> 4 -> 3 là:

Trang 3 / 7
 A. 2 B. 3 C. 4 D. 5
Câu 12. Chọn hình có thiết kế mạch giải mã (decoder) 3->8 ĐÚNG:
A A A A I1 Y0
I1 Y0 I1 O0 Y0 I1 O0 Y0 O0
B O0 B B B
I0 I0 I0 I0 O1 Y1
O1 Y1 O1 Y1 O1 Y1 Decode
Decode Decode Decode
Y2 O2 Y2 O2 Y2 2->4 O2 Y2
2->4 O2 2->4 2->4

EN O3 Y3 C EN O3 Y3 C EN O3 Y3 C EN O3 Y3
C

I1 Y4 I1 O0 Y4
I1 Y4 O0 I1 O0 Y4
O0 I0 O1 Y5
I0 I0 O1 Y5 I0
O1 Y5 O1 Y5 Decode
Decode Decode Y6
Decode Y6 2->4 O2
Y6 2->4 O2 2->4 O2 Y6
2->4 O2 EN O3 Y7
EN O3 Y7 EN O3 Y7
EN O3 Y7
Hình 4
Hình 1 Hình 2 Hình 3
A. Hình 1 B. Hình 2 C. Hình 3 D. Hình 4
Câu 13. Xác định tần số của ngõ ra Y4 của mạch, khi tần số ngõ vào clock=10KHz:

1 Y1 1 Y2 1 Y3 1 Y4
T Q T Q T Q T Q

clock
CLK Q CLK Q CLK Q CLK Q
CLR CLR CLR CLR

A. 1KHz B. 2KHz C. 5KHz D. 2.5KHz

Câu 14. Độ trễ khi truyền tín hiệu của bộ đếm bất đồng bộ sẽ ảnh hưởng đến vấn đề gì?

A. Tần số của bộ đếm B. Độ chính xác của bộ đếm

C. Độ phức tạp của bộ đếm D. Không ảnh hưởng

TỰ LUẬN (3Đ)

Câu 15. (1đ)

Phân tích hoạt động của mạch tuần tự sau:

T0 Q0
a) Phương trình ngõ vào của các Flip-Flop
T Q

A I1
+Phương trình ngõ vào: (0.5đ)
O0 Y 0
B I0 Y
O1 1
T0=Y0=A’B’+AB=(AÅB)’=(Q0ÅQ1)’
Decode CLK Q
2->4 O
Y2
2 T1=Y3=A’B+AB’=AÅB=Q0ÅQ1
1 Y3
EN O3
T1 T Q
Q1

clock CLK Q

b) Bảng chuyển trạng thái và Lưu đồ chuyển trạng thái

+Bảng chuyển TT (0.25đ)

Trang 4 / 7
 Q0 Q1 T0 T1 Q0+ Q1+
0 0 1 0 1 0
0 1 0 1 0 0
1 0 0 1 1 1
1 1 1 0 0 1

+Lưu đồ chuyển TT (0.25đ)

0 -> 2->3->1->0

Câu 16. (2đ)

Thiết kế một bộ đếm đồng bộ có chức năng đếm các tháng trong một năm Dương Lịch (từ tháng 1 tới
tháng 12), sử dụng D flip-flop và T flip-flop tích cực cạnh xuống. Biết rằng nếu bộ đếm ở một tháng
không hợp lệ thì sẽ chuyển về tháng 12. Thiết kế mạch có ngõ ra ALERT tích cực mức 1 khi ngõ ra của
bộ đếm là tháng có 31 ngày.

B1: Xác định số Flip Flop (0.25đ)

4 FF

B2: Lưu đồ chuyển trạng thái của bộ đếm (0.25đ)

14
13
15
0
12
1
11
2

10
3

9
4
8
7
6 5

B3: Lập bảng trạng thái (0.5đ)

TTHT TTKT Ngõ vào D và T flipflop ALERT
+
Q3 Q2 Q1 Q0 Q3 Q2 + Q1 + Q0 +
D1 D0 T1 T0 ALERT
0 0 0 0 1 1 0 0 1 1 0 0 0
0 0 0 1 0 0 1 0 0 0 1 1 1
0 0 1 0 0 0 1 1 0 0 0 1 0
0 0 1 1 0 1 0 0 0 1 1 1 1
0 1 0 0 0 1 0 1 0 1 0 1 0
0 1 0 1 0 1 1 0 0 1 1 1 1
0 1 1 0 0 1 1 1 0 1 0 1 0
0 1 1 1 1 0 0 0 1 0 1 1 1
1 0 0 0 1 0 0 1 1 0 0 1 1
1 0 0 1 1 0 1 0 1 0 1 1 0
1 0 1 0 1 0 1 1 1 0 0 1 1
Trang 5 / 7
 1 0 1 1 1 1 0 0 1 1 1 1 0
1 1 0 0 0 0 0 1 0 0 0 1 1
1 1 0 1 1 1 0 0 1 1 0 1 0
1 1 1 0 1 1 0 0 1 1 1 0 0
1 1 1 1 1 1 0 0 1 1 1 1 0
B4: Tối ưu luận lý ngõ vào flipflop và thiết kế mạch ALERT
+ Thiết kế mạch ALERT (0.25đ)

+Tối ưu luận lý (Rút gọn bìa K) (0.5đ)

B5: Vẽ mạch (0.25đ)

Trang 6 / 7
Đây là phần đánh giá chuẩn đầu ra của đề thi theo đề cương chi tiết môn học (CĐRMH) (thí
sinh không cần quan tâm mục này trong quá trình làm bài)
Câu 1 Câu 2 Câu 3 Câu 4 Câu 5 Câu 6 Câu 7 Câu 8
G3 G3 G3 G3 G3 G3 G3 G3

Câu 9 Câu 10 Câu 11 Câu 12 Câu 13 Câu 14 Câu 15 Câu 16

G3 G3 G3 G3 G3 G3 G4 G4

CĐRMH Mô tả
G3 Thiết kế được các mạch số cơ bản đến phức tạp
G4 Cải tiến được chức năng, hiệu suất các mạch số

Giảng viên ra đề Duyệt đề của Khoa/ Bộ môn

Phạm Thanh Hùng Trịnh Lê Huy

Trang 7 / 7