Khoa Công Nghệ Thông Tin – Học Viện Kỹ Thuật Mật Mã

Nguyên Lý Hệ Điều Hành

Thời gian làm bài: 90 phút.
Đề thi số 1
1. Lời gọi hệ thống là gì. Các phương pháp truyền tham số giữa tiến trình và Hệ điều hành.
2. Phân biệt địa chỉ lôgic và địa chỉ vật lý. Các cơ chế liên kết địa chỉ nào có địa chỉ lôgic và địa chỉ vật lý giống nhau; cơ chế
nào có địa chỉ lôgic và địa chỉ vật lý khác nhau. Giải thích.
3. Tại một thời điểm cho trạng thái hệ thống như sau:
Tiến trình Thời gian đến Thời gian sử dụng CPU
P1 0.0 0.5
P2 0.5 1.5
P3 1.0 2.0
P4 1.5 5.0
P5 2.0 10
Tính thời gian hoàn thành trung bình cho các tiến trình khi sử dụng các giải thuật điều phối:
 SJF (Shortest Job First) độc quyền
 SJF (Shortest Job First) không độc quyền
4. Trong các sơ đồ phân phối tài nguyên dưới đây, cho biết hệ thống có deadlock không. Giải thích.

a) R2
P2
P1 R3
R1
P3

P5 R5
. R4
P4
b) R6
R1 P2

P1 P3

R2
P4
5. Cho chuỗi tham chiếu trang sau:
1, 2, 3, 4, 5, 5, 4, 3, 2, 1, 6, 7, 1, 1, 1, 7, 6, 5, 4, 3, 2, 1
Giả sử tại thời điểm ban đầu các trang 1, 2, 3, 4 đang có mặt trong bộ nhớ theo đúng thứ tự. Trong trường hợp hệ thống có 4
frames, vẽ lược đồ phân phối frames và tính số lỗi trang(Page Fault) theo các giải thuật: LRU(Least Recently Used).
6. Cho các tiến trình P1, P2, P3 thực hiện các công việc sau:
Tiến trình P1 P2 P3
Công việc X2 = X1 + X2 X1 = X1 / X2 X3 = X2 + X1
X1 = X1 * X X2 = X – X1
Mã Assembly LOAD Reg1, X1 LOAD Reg1, X1 LOAD Reg1, X1
LOAD Reg2, X2 LOAD Reg2, X2 LOAD Reg2, X2
 ADD Reg2, Reg1 DIV Reg1, Reg2 ADD Reg2, Reg1
SAVE X2, Reg2 SAVE X1, Reg1 SAVE X3, Reg2
LOAD Reg, X LOAD Reg, X
MUL Reg1, Reg SUB Reg, Reg1
SAVE X1, Reg1 SAVE X2, Reg
Giả sử: X1, X2, X3, X là các biến dùng chung; ban đầu X1 = X2 = X3 = X = 10 và các tiến trình đến hàng đợi ready theo
thứ tự P1, P2, P3. Tính giá trị các biến khi các tiến trình hoàn thành biết hệ thống sử dụng lập lịch FCFS(First Come First
Server)
Khoa Công Nghệ Thông Tin – Học Viện Kỹ Thuật Mật Mã

Nguyên Lý Hệ Điều Hành

Thời gian làm bài: 90 phút.
Đề thi số 1
1. Phân biệt chương trình và tiến. Mô tả các bước chuyển trạng thái của tiến trình. Trong chế độ điều phối đơn mức với hệ
thống đơn CPU, tại một thời điểm có bao nhiêu hang đợi waiting, ready, running; mối quan hệ giữa tài nguyên và hàng đợi
waiting .
2. Trong đoạn găng có thể có nhiều tiến trình không. Cho ví dụ.
3. Tại một thời điểm cho trạng thái hệ thống như sau:
Tiến trình Thời gian đến Thời gian sử dụng CPU
P1 0.0 10
P2 0.5 6
P3 1.0 3
P4 1.5 7
P5 2.0 1
Tính thời gian hoàn thành trung bình cho các tiến trình khi sử dụng các giải thuật điều phối:
FCFS (First Come First Server)
SJF (Shortest Job First) độc quyền
SJF (Shortest Job First) không độc quyền
4. Cho sơ đồ phân phối tài nguyên sau:
R2
P2
P1 R3
R1
P3

P5 R5
P4 R4
R6
. Cho biết hệ thống có deadlock không. Giải thích.
5. Cho chuỗi tham chiếu trang sau:
1, 2, 3, 4, 5, 5, 4, 3, 2, 1, 6, 7, 1, 1, 1, 7, 6, 5, 4, 3, 2, 1
Giả sử tại thời điểm ban đầu các trang 1, 2, 3, 4 đang có mặt trong bộ nhớ. Vẽ lược đồ phân phối frames và tính số lỗi
trang(page fault) trong trường hợp hệ thống có 5 frames theo các giải thuật: FIFO, LRU.
6. Cho các tiến trình P1, P2, P3 thực hiện các công việc sau:
Tiến trình P1 P2 P3
Công việc X2 = X1 + X2 X1 = X1 * X2 X3 = X2 + X1
X1 = X1 * X X2 = X – X1
Mã Assembly LOAD Reg1, X1 LOAD Reg1, X1 LOAD Reg1, X1
LOAD Reg2, X2 LOAD Reg2, X2 LOAD Reg2, X2
ADD Reg2, Reg1 MUL Reg1, Reg2 ADD Reg2, Reg1
SAVE X2, Reg2 SAVE X1, Reg1 SAVE X3, Reg2
LOAD Reg, X LOAD Reg, X
MUL Reg1, Reg SUB Reg, Reg1
SAVE X1, Reg1 SAVE X2, Reg
Giả sử: X1, X2, X3, X là các biến dùng chung; ban đầu X1 = X2 = X3 = X = 10 và các tiến trình đến hàng đợi ready theo
thứ tự P1, P2, P3. Tính giá trị các biến khi các tiến trình hoàn thành biết hệ thống sử dụng lập lịch RR(Robin Round) với
thời gian lượng tử bằng thời gian thực hiện 2 lệnh assembly.
7. Trong chế độ phân trang, tính số bit địa chỉ dùng cho bộ nhớ ảo 128 trang(page), kích thước mỗi trang 1024 bytes. Tính số
bit địa chỉ dùng cho không gian nhớ thực kích thước 16 trang nhớ vật lý(frame).
Khoa Công Nghệ Thông Tin – Học Viện Kỹ Thuật Mật Mã

Nguyên Lý Hệ Điều Hành

Thời gian làm bài: 90 phút.
Đề thi số 2
1. Phân biệt luồng mức nhân và luồng mức người dùng. Mô tả hiện tượng phân mành trong và phân mành ngoài. Có các hiện
tượng phân mành trong: cơ chế đa chương trình với phân vùng biến đổi. Giải thích.
2. Khi một tiến trình ở trong đoạn găng, nó có thế ở trạng thái: running, ready không. Giải thích.
3. Tại một thời điểm cho trạng thái hệ thống như sau:
Tiến trình Thời gian đến Độ ưu tiên Thời gian sử dụng
CPU
P1 0.0 5 20
P2 2.0 1 5
P3 1.0 4 3
P4 3.0 2 7
P5 5.0 3 5
Tính thời gian hoàn thành trung bình và thời gian đợi trung bình cho các tiến trình khi sử dụng các giải thuật điều phối:
a. FCFS (First Come First Server)
b. Điều phối theo độ ưu tiên(độ ưu tiên nhỏ hơn được chọn thực hiện trước)
4. Cho hệ thống có 4 tài nguyên cùng kiểu chia cho 3 tiến trình. Mỗi tiến trình yêu cầu tối đa 2 tài nguyên. Chứng minh hệ
thống không có deadlock..
5. Cho chuỗi tham chiếu trang sau:
1, 2, 3, 4, 5, 5, 4, 3, 2, 1, 6, 7, 1, 1, 1, 7, 6, 5, 4, 3, 2, 1
Giả sử tại thời điểm ban đầu các trang 1, 2, 3, 4, 5, 6 đang có mặt trong bộ nhớ. Vẽ lược đồ phân phối frames và tính số lỗi
trang(page fault) trong trường hợp hệ thống có 7 frames theo các giải thuật: FIFO, LRU.
6. Cho các tiến trình P1, P2, P3 thực hiện các công việc trong bảng sau:
Tiến trình P1 P2 P3
Công việc X2 = X1 + X2 X1 = X1 * X2 X3 = X2 + X1
X1 = X1 * X X2 = X – X1
Mã Assembly LOAD Reg1, X1 LOAD Reg1, X1 LOAD Reg1, X1
LOAD Reg2, X2 LOAD Reg2, X2 LOAD Reg2, X2
ADD Reg2, Reg1 MUL Reg1, Reg2 ADD Reg2, Reg1
SAVE X2, Reg2 SAVE X1, Reg1 SAVE X3, Reg2
LOAD Reg, X LOAD Reg, X
MUL Reg1, Reg SUB Reg, Reg1
SAVE X1, Reg1 SAVE X2, Reg
Giả sử: X1, X2, X3, X là các biến dùng chung; ban đầu X1 = X2 = X3 = X = 10 và các tiến trình đến hàng đợi ready theo
thứ tự P1, P2, P3. Tính giá trị các biến khi các tiến trình hoàn thành biết hệ thống sử dụng lập lịch RR(Robin Round) với
thời gian lượng tử bằng thời gian thực hiện 3 lệnh assembly.
7. Trong chế độ phân trang 2 mức( địa chỉ lôgic dạng <P1, P2, D>), hệ thống sử dụng 10bit cho P1, 10bit cho P2, 12bit để định
vị một ô nhớ trong trang. Tính kích thước bộ nhớ vật lý và kích thước 1 trang nhớ vật lý.
Khoa Công Nghệ Thông Tin – Học Viện Kỹ Thuật Mật Mã

Nguyên Lý Hệ Điều Hành

Thời gian làm bài: 90 phút.
Đề thi số 2
1>Phân biệt mô hình phân phối nhớ liên tục và phân phối nhớ gián đoạn. Chỉ ra sự phân mành trong và phân mành ngoài trong
mô hình phân phối MFT, MVT, phân đoạn, phân trang.
2>Phân phối frames là gì. Phân biệt phân phối công bằng, phân phối theo kích thước, phân phối có ưu tiên. Cơ chế phân phối
nào cho phép thay thế toàn cục, cơ chế nào cho phép thay thế cục bộ. Giải thích.
3>Tại một thời điểm cho trạng thái hệ thống như sau:
Tiến trình Thời gian đến Độ ưu tiên Thời gian sử dụng
CPU
P1 0.0 2 20
P2 5.0 1 5
P3 1.0 3 30
P4 4.0 4 5
P5 2.0 5 10
Tính thời gian hoàn thành trung bình và thời gian đợi trung bình cho các tiến trình khi sử dụng các giải thuật điều phối:
 FCFS (First Come First Server)
 Điều phối theo độ ưu tiên
4>Bài toán Cây cầu cũ:
Để tránh sụp đổ, người ta chỉ có cho phép tối đa 3 xe lưu thông đồng thời qua một cây cầu rất cũ. Hãy xây dựng thủ tục
ArriveBridge(int direction) và ExitBridge() kiểm soát giao thông trên cầu sao cho: Tại mỗi thời điểm, chỉ cho phép tối đa
3 xe lưu thông trên cầu.
Mỗi chiếc xe khi đến đầu cầu sẽ gọi ArriveBridge(direction) để kiểm tra điều kiện lên cầu, và khi đã qua cầu được sẽ gọi
ExitBridge() để báo hiệu kết thúc.
Giả sử hoạt động của mỗi chiếc xe được mô tả bằng một tiến trình Car() sau đây:
Car(int direction) /* direction xác định hướng di chuyển của mỗi chiếc xe.*/
{
RuntoBridge(); // Đi về phía cầu
ArriveBridge(direction);//Đến cầu
PassBridge(); // Đi trên cầu
Exit Bridge();//Rời cầu
RunfromBridge(); // Đã qua cầu
}
Chỉ ra đoạn găng trong tiến trình trên. Giải thích.
5>Cho chuỗi tham chiếu trang sau:
1, 2, 3, 4, 5, 5, 4, 3, 2, 1, 6, 7, 1, 1, 1, 7, 6, 5, 4, 3, 2, 1
Giả sử tại thời điểm ban đầu các trang 1, 2 đang có mặt trong bộ nhớ theo đúng thứ tự. Trong trường hợp hệ thống có 3 frames, vẽ
lược đồ phân phối frames theo các giải thuật: FIFO(First In First Out), LRU(Least Recenly Used).
6>Cho các tiến trình P1, P2, P3 thực hiện các công việc trong bảng sau:
Tiến trình P1 P2 P3
Công việc X2 = X1 + X2 X1 = X1 / X2 X3 = X2 + X1
X1 = X1 * X X2 = X – X1
Mã Assembly LOAD Reg1, X1 LOAD Reg1, X1 LOAD Reg1, X1
LOAD Reg2, X2 LOAD Reg2, X2 LOAD Reg2, X2
ADD Reg2, Reg1 MUL Reg1, Reg2 ADD Reg2, Reg1
SAVE X2, Reg2 SAVE X1, Reg1 SAVE X3, Reg2
LOAD Reg, X LOAD Reg, X
MUL Reg1, Reg SUB Reg, Reg1
SAVE X1, Reg1 SAVE X2, Reg
Giả sử: X1, X2, X3, X là các biến dùng chung; ban đầu X1 = X2 = X3 = X = 10 và các tiến trình đến hàng đợi ready theo
thứ tự P1, P2, P3. Tính giá trị các biến khi các tiến trình hoàn thành. Giả sử hệ thống sử dụng lập lịch:
a. FCFS
b. Theo độ Ưu tiên có độc quyền, trong đó: P1(độ ưu tiên = 3, thời điểm đến = 0, thời gian thực hiện = 10); P2(độ ưu
tiên = 1, thời điểm đến = 9, thời gian thực hiện = 9); P3(độ ưu tiên = 2, thời điểm đến = 5, thời gian thực hiện = 5)
Đề thi số 1
7. Trong giải thuật RR thời gian đợi của một tiến trình phụ thuộc vào hai yếu tố cơ bản nào.
8. Một tiến trình ở trong đọan găng có thể ở những trạng thái nào. Giải thích.
9. Tại một thời điểm cho trạng thái hệ thống như sau:
Tiến trình Thời gian đến Thời gian sử dụng CPU
P1 0 15
P2 2 10
P3 4 2
P4 5 5
P5 10 1
Tính thời gian hoàn thành trung bình cho các tiến trình khi sử dụng các giải thuật điều phối SJF (Shortest Job First) độc
quyền.
10. Trong giải thuật lập lịch Round-Robin với thời gian lượng tử bằng 3, giả sử thời điểm hiện tại chỉ có một tiến trình trong
hàng đợi ready có thời gian sử dụng CPU là 10. Tính thời gian hoàn thành của tiến trình (bỏ qua thời gian chuyển trạng thái
tiến trình).
11. Trong sơ đồ phân phối tài nguyên dưới đây, cho biết hệ thống có deadlock không. Giải thích ngắn gọn.

R2
P2
P1 R3
R1
P3

P5 R5
P4 R4
R6
12. Trong cơ chế phân trang đơn giản, kích thước bộ nhớ vật lý 32MB, kích thước 1 trang nhớ là 1MB và không gian địa chỉ
logic có 10 trang. Tính số bit địa chỉ vật lý và logic.
13. Thao tác nguyên tử là gì. Test&Set() trong giải pháp Peterson có phải là thao tác nguyên tử không.
14. Cho một chương trình gồm các môdun sau:
- Mô-dun chương trình chính A(đòi hỏi bộ nhớ 10KB); mọi mô-dun ctr khác đều phụ thuộc vào nó. Mô-đun A sử
dụng 2 môdun độc lập B(30KB), C(20KB)
- B sử dụng 2 mô-dun độc lập D(20KB), E(10K)
- C sử dụng 2 mô-dun độc lập G(10KB), H(10KB)
- H sử dụng 2 mô-dun độc lập I(10KB), J(5KB)
Cây chương trình như sau:
A 10KB

B 30KB C 20KB

D 20KB E 10K G 10K H 10KB

I 10KB J 5K
Tính tổng dung lượng bộ nhớ cần thiết để thực hiện chương trình này khi áp dụng cơ chế Overlay
 15. Cho các tiến trình P1, P2, P3 thực hiện các công việc sau:
Tiến trình P1 P2 P3
Công việc X2 = X1 + X2 X1 = X1 * X2 X3 = X2 + X1
X1 = X1 * X X2 = X – X1
Mã Assembly LOAD Reg1, X1 LOAD Reg1, X1 LOAD Reg1, X1
LOAD Reg2, X2 LOAD Reg2, X2 LOAD Reg2, X2
ADD Reg2, Reg1 MUL Reg1, Reg2 ADD Reg2, Reg1
SAVE X2, Reg2 SAVE X1, Reg1 SAVE X3, Reg2
LOAD Reg, X LOAD Reg, X
MUL Reg1, Reg SUB Reg, Reg1
SAVE X1, Reg1 SAVE X2, Reg

Giả sử: X1, X2, X3, X là các biến dùng chung; ban đầu X1 = X2 = X3 = X = 1 và các tiến trình đến hàng đợi ready theo thứ
tự P1, P2, P3. Tính giá trị các biến khi các tiến trình hoàn thành biết hệ thống sử dụng lập lịch Round Robin với thời gian
lượng tử bằng thời gian thực hiện 10 lệnh Assembly.

Khoa Công Nghệ Thông Tin – Học Viện Kỹ Thuật Mật Mã

Nguyên Lý Hệ Điều Hành

Thời gian làm bài: 90 phút.
Đề thi số 1
16. Trong cơ chế phân đoạn bộ nhớ có xảy ra phân mành trong hay không. Giải thích.
17. “Một tiến trình ở trạng thái running thì chắc chắn ở trong đoạn găng”. Đúng hay sai? Giải thích ngắn gọn.
18. Tại một thời điểm cho trạng thái hệ thống như sau:
Tiến trình Thời gian đến Thời gian sử dụng CPU
P1 0 15
P2 2 10
P3 4 2
P4 5 5
P5 10 1
Nếu hệ điều hành sử dụng lập lịch Round Robin với thời gian lượng tử bằng 5 thì sau bao lâu P2 hoàn thành công việc.

19. Trong chế độ phân trang 2 mức( địa chỉ lôgic dạng <P1, P2, D>), hệ thống sử dụng 10bit cho P1, 10bit cho P2, 12bit để định
vị một ô nhớ trong trang. Tính kích thước bộ nhớ vật lý và kích thước 1 trang nhớ vật lý.
Cho chuỗi tham chiếu trang sau:
1, 2, 3, 4, 5,6,7,8,9,10,1,2,3,4,5,6,7,8,9,10,1,2,3,4,5,6,7,8,9,10
Giả sử tại thời điểm ban đầu các trang 1đang có mặt trong bộ nhớ. Tính số lỗi trang (page fault) trong trường hợp hệ thống
có 1 frames theo các giải thuật: FIFO, LRU.
20. Trong cơ chế phân trang đơn giản, kích thước bộ nhớ vật lý 64MB, kích thước 1 trang nhớ là 1MB và không gian địa chỉ
logic có 15 trang. Tính số bit địa chỉ vật lý và logic.
21. Giả sử có 5 tiến trình P1 → P5 đều muốn vào đoạn găng và ban đầu lock=false , P1 thực hiện đầu tiên, kiểm tra Test&Set rồi
vào đoạn găng. Giả sử khi P1 trong đoạn găng, tất cả tiến trình còn lại đều đã kiểm tra test và set. Sau khi P1 thực hiện xong
đoạn găng thì look được cập nhật bao nhiêu lần và có giá trị bằng bao nhiêu.
 22. Cho một chương trình gồm các môdun sau:
- Mô-dun chương trình chính A(đòi hỏi bộ nhớ 10KB); mọi mô-dun ctr khác đều phụ thuộc vào nó. Mô-đun A sử
dụng 2 môdun độc lập B(30KB), C(35KB)
- B sử dụng 2 mô-dun độc lập D(20KB), E(10K)
- C sử dụng 2 mô-dun độc lập G(10KB), H(10KB)
- H sử dụng 2 mô-dun độc lập I(15KB), J(5KB)
Cây chương trình như sau:
A 10KB

B 30KB C 35KB

D 20KB E 10K G 10K H 10KB

I 15KB J 5K

Tính tổng dung lượng bộ nhớ cần thiết để thực hiện chương trình này khi áp dụng cơ chế Overlay

23. Cho các tiến trình P1, P2, P3 thực hiện các công việc sau:
Segment Base Length

0 219 600
1 2300 14
2 90 100
3 1327 580
4 1952 96

Tính địa chỉ vật lý tương ứng với các địa chỉ logic sau:
A. 0,430
B. 3,10
C. 2,500
Khoa Công Nghệ Thông Tin – Học Viện Kỹ Thuật Mật Mã

Nguyên Lý Hệ Điều Hành

Thời gian làm bài: 90 phút.

Đề thi số 1
1. Trong một đoạn găng có thể có nhiều tiến trình ở trạng thái running hay không, giải thích.

2. Với giải pháp Test&Set của Peterson, khi một tiến trình trong đoạn găng thì các tiến trình khác có thiết lập lại giá trị của
clock không. Giải thích ngắn gọn.

3. Tại một thời điểm cho trạng thái hệ thống như sau:
Tiến trình Thời gian đến Thời gian sử dụng CPU
P1 0 10
P2 2 10
P3 4 2
P4 6 5
P5 10 1
Tính thời gian hoàn thành trung bình cho các tiến trình khi sử dụng các giải thuật điều phối RR với thời gian lượng tử bằng
2.

4. Trong giải thuật lập lịch Round-Robin với thời gian lượng tử bằng 3, giả sử thời điểm hiện tại có hai tiến trình P1 có thời
gian sử dụng CPU bằng 10, P2 có thời gian sử dụng CPU bằng 15 trong hàng đợi sẵn sàng (P1 đến trước P2, không có tiến
trình nào đang sử dụng CPU). Tính thời gian hoàn thành của tiến trình (bỏ qua thời gian chuyển trạng thái tiến trình).

5. Phân biệt địa chỉ lôgic và địa chỉ vật lý. Các cơ chế liên kết địa chỉ nào có địa chỉ lôgic và địa chỉ vật lý giống nhau; cơ chế
nào có địa chỉ lôgic và địa chỉ vật lý khác nhau. Giải thích.

6. Cho chuỗi tham chiếu trang sau:

1, 2, 3, 4, 5, 5, 1, 2, 3, 4, 5, 1, 2, 3, 4, 5, 1, 2, 3, 4, 5, 1, 2, 3, 4, 5.
Giả sử tại thời điểm ban đầu các trang 1, 2, 3, 4, 5 đang có mặt trong bộ nhớ theo đúng thứ tự. Trong trường hợp hệ thống có
5 frames, vẽ lược đồ phân phối frames và tính số lỗi trang(Page Fault) theo các giải thuật LRU(Least Recently Used).

7. Trong cơ chế phân trang đơn giản, giả sử số bits để đánh số trang là 8, số bits để đánh địa chỉ ô nhớ trong trang là 10, không
gian nhớ vật lý gồm 1024 trang nhớ vật lý (frame). Tính dung lượng bộ nhớ vật lý. Địa chỉ (100, 200) có phải là địa chỉ hợp
lệ không. Địa chỉ (512, 100) có hợp lệ không. Địa chỉ (100, 2024) có hợp lệ không.

8. Cho các tiến trình P1, P2, P3 thực hiện các công việc sau:
Tiến trình P1 P2 P3
Công việc X2 = X1 + X2 X1 = X1 * X2 X3 = X2 + X1
X1 = X1 * X X2 = X – X1
Mã Assembly LOAD Reg1, X1 LOAD Reg1, X1 LOAD Reg1, X1
LOAD Reg2, X2 LOAD Reg2, X2 LOAD Reg2, X2
ADD Reg2, Reg1 MUL Reg1, Reg2 ADD Reg2, Reg1
SAVE X2, Reg2 SAVE X1, Reg1 SAVE X3, Reg2
LOAD Reg, X LOAD Reg, X
MUL Reg1, Reg SUB Reg, Reg1
SAVE X1, Reg1 SAVE X2, Reg

Giả sử: X1, X2, X3, X là các biến dùng chung; ban đầu X1 = X2 = X3 = X = 1 và các tiến trình đến hàng đợi ready theo thứ
tự P1, P2, P3. Tính giá trị các biến khi các tiến trình hoàn thành biết hệ thống sử dụng lập lịch Round Robin với thời gian
lượng tử bằng thời gian thực hiện 7 lệnh Assembly.
Nguyên Lý Hệ Điều Hành
Thời gian làm bài: 90 phút.
Đề thi số 2
1. Tại sao các frame vật lý có kích thước lại là lũy thừa của 2. Trong chế độ phân trang bộ nhớ, cho kích thước 1 frame là
1MB, tính số bits dùng để đánh địa chỉ offset (d) trong dịa chỉ lôgic (p, d).

2. Giải thích tại sao khi phân phối tài nguyên theo chuỗi an toàn thì không xảy ra deallock?.
3. Tại một thời điểm cho trạng thái hệ thống như sau:
Tiến trình Thời gian đến Thời gian sử dụng CPU
P1 0 15
P2 2 10
P3 4 2
P4 5 5
P5 10 1
Tính thời gian hoàn thành trung bình của các tiến trình nếu hệ điều hành sử dụng lập lịch SJF (Short Job First) không độc
quyền.
4. Trong chế độ phân đoạn (địa chỉ lôgic dạng <segment, offset>), hệ thống sử dụng 10bits đánh địa chỉ đoạn, 10bits đánh địa
chỉ offset. Tính kích thước bộ nhớ vật lý. Địa chỉ (100, 2024) có phải là địa chỉ hợp lệ không. Địa chỉ (2024, 100) có phải
là địa chỉ hợp lệ không.
Cho chuỗi tham chiếu trang sau:
1, 2, 3, 4, 5,6,7,8,9,10,1,2,3,4,5,6,7,8,9,10,1,2,3,4,5,6,7,8,9,10
Giả sử tại thời điểm ban đầu các trang 1, 2, 3, 4, 5 đang có mặt trong bộ nhớ. Tính số lỗi trang (page fault) trong trường hợp
hệ thống có 10 frames theo các giải thuật: FIFO, LRU.
5. Trong cơ chế phân đoạn bộ nhớ có xảy ra phân mành ngoài hay không. Giải thích ngắn gọn.
6. Giả sử có 10 tiến trình P1 → P10 đều muốn vào đoạn găng và ban đầu lock=true. Hỏi có tiến trình nào (từ P1 đến P10) vào
được đoạn găng không. Sau khi P10 gọi Test&Set() thì lock được cập nhật mấy lần. Cho biết giá trị lock.
7. Trong sơ đồ phân phối tài nguyên dưới đây, cho biết hệ thống có deadlock không. Giải thích ngắn gọn.
R2
P
P R3
R1
P

P R5
P R4
R6
8. Cho bảng phân đoạn:
Segment Base Length

0 219 600
1 2300 14
2 90 100
3 1327 580
4 1952 96
Tính địa chỉ vật lý tương ứng với các địa chỉ logic sau:
A. 0,430
B. 3,10
C. 2,500
D. 4, 100
E. 6, 10
F. 1, 10
Khoa Công Nghệ Thông Tin – Học Viện Kỹ Thuật Mật Mã

Nguyên Lý Hệ Điều Hành

Thời gian làm bài: 90 phút.

Đề thi số 1
1. Trong một đoạn găng có thể có nhiều tiến trình ở trạng thái running hay không, giải thích.

2. Với giải pháp Test&Set của Peterson, khi một tiến trình trong đoạn găng thì các tiến trình khác có thiết lập lại giá trị của
clock không. Giải thích ngắn gọn.

3. Tại một thời điểm cho trạng thái hệ thống như sau:
Tiến trình Thời gian đến Thời gian sử dụng CPU
P1 0 10
P2 2 10
P3 4 2
P4 6 5
P5 10 1
Tính thời gian hoàn thành trung bình cho các tiến trình khi sử dụng các giải thuật điều phối RR với thời gian lượng tử bằng
2.

4. Trong giải thuật lập lịch Round-Robin với thời gian lượng tử bằng 3, giả sử thời điểm hiện tại, trong hàng đợi sẵn sàng, có
hai tiến trình P1 có thời gian sử dụng CPU bằng 10, P2 có thời gian sử dụng CPU bằng 15 (P1 đến trước P2, không có tiến
trình nào đang sử dụng CPU). Tính thời gian hoàn thành và thời gian đợi của tiến trình P1.

5. Phân biệt địa chỉ lôgic và địa chỉ vật lý. Các cơ chế liên kết địa chỉ nào có địa chỉ lôgic và địa chỉ vật lý giống nhau; cơ chế
nào có địa chỉ lôgic và địa chỉ vật lý khác nhau. Giải thích.

6. Cho chuỗi tham chiếu trang sau:

1, 2, 3, 4, 5, 5, 1, 2, 3, 4, 5, 1, 2, 3, 4, 5, 1, 2, 3, 4, 5, 1, 2, 3, 4, 5.
Giả sử tại thời điểm ban đầu các trang 1, 2, 3, 4, 5 đang có mặt trong bộ nhớ theo đúng thứ tự. Trong trường hợp hệ thống có
5 frames, vẽ lược đồ phân phối frames và tính số lỗi trang(Page Fault) theo các giải thuật LRU(Least Recently Used).

7. Trong chế độ phân trang 2 mức (địa chỉ lôgic dạng <P1, P2, D>), hệ thống sử dụng 10bit cho P1, 10bit cho P2, 12bit để định
vị một ô nhớ trong trang. Địa chỉ (10, 200, 300) có hợp lệ không. Địa chỉ (2023, 10, 100) có hợp lệ không.

8. Trong cơ chế phân trang đơn giản, giả sử số bits để đánh số trang là 8, số bits để đánh địa chỉ ô nhớ trong trang là 10, không
gian nhớ vật lý gồm 1024 trang nhớ vật lý (frame). Tính dung lượng bộ nhớ vật lý. Địa chỉ (100, 200) có phải là địa chỉ hợp
lệ không. Địa chỉ (512, 100) có hợp lệ không. Địa chỉ (100, 2024) có hợp lệ không.

9. Cho các tiến trình P1, P2, P3 thực hiện các công việc sau:
Tiến trình P1 P2 P3
Công việc X2 = X1 + X2 X1 = X1 * X2 X3 = X2 + X1
X1 = X1 * X X2 = X – X1
Mã Assembly LOAD Reg1, X1 LOAD Reg1, X1 LOAD Reg1, X1
LOAD Reg2, X2 LOAD Reg2, X2 LOAD Reg2, X2
ADD Reg2, Reg1 MUL Reg1, Reg2 ADD Reg2, Reg1
SAVE X2, Reg2 SAVE X1, Reg1 SAVE X3, Reg2
LOAD Reg, X LOAD Reg, X
MUL Reg1, Reg SUB Reg, Reg1
SAVE X1, Reg1 SAVE X2, Reg

Giả sử: X1, X2, X3, X là các biến dùng chung; ban đầu X1 = X2 = X3 = X = 10 và các tiến trình đến hàng đợi ready theo
thứ tự P1, P2, P3. Tính giá trị các biến khi các tiến trình hoàn thành biết hệ thống sử dụng lập lịch Round Robin với thời
gian lượng tử bằng thời gian thực hiện 7 lệnh Assembly.
 Khoa Công Nghệ Thông Tin – Học Viện Kỹ Thuật Mật Mã
Nguyên Lý Hệ Điều Hành
Thời gian làm bài: 90 phút.
Đề thi số 2
1. Tại sao các frame vật lý có kích thước lại là lũy thừa của 2. Trong chế độ phân trang bộ nhớ, cho kích thước 1 frame là
1MB, tính số bits dùng để đánh địa chỉ offset (d) trong dịa chỉ lôgic (p, d).
2. Giải thích tại sao khi phân phối tài nguyên theo chuỗi an toàn thì không xảy ra deallock?.
3. Tại một thời điểm cho trạng thái hệ thống như sau:
Tiến trình Thời gian đến Thời gian sử dụng CPU
P1 0 15
P2 2 10
P3 4 2
P4 5 5
P5 10 1
Tính thời gian hoàn thành trung bình của các tiến trình nếu hệ điều hành sử dụng lập lịch SJF (Short Job First) không độc
quyền.
4. Trong chế độ phân đoạn (địa chỉ lôgic dạng <segment, offset>), hệ thống sử dụng 10bits đánh địa chỉ đoạn, 10bits đánh địa
chỉ offset. Tính kích thước bộ nhớ vật lý. Địa chỉ (100, 2024) có phải là địa chỉ hợp lệ không. Địa chỉ (2024, 100) có phải
là địa chỉ hợp lệ không.
Cho chuỗi tham chiếu trang sau:
1, 2, 3, 4, 5,6,7,8,9,10,1,2,3,4,5,6,7,8,9,10,1,2,3,4,5,6,7,8,9,10
Giả sử tại thời điểm ban đầu các trang 1, 2, 3, 4, 5 đang có mặt trong bộ nhớ. Tính số lỗi trang (page fault) trong trường hợp
hệ thống có 10 frames theo các giải thuật: FIFO, LRU.
5. Trong cơ chế phân đoạn bộ nhớ có xảy ra phân mành ngoài hay không. Giải thích ngắn gọn.
6. Giả sử có 10 tiến trình P1 → P10 đều muốn vào đoạn găng và ban đầu lock=true. Hỏi có tiến trình nào (từ P1 đến P10) vào
được đoạn găng không. Sau khi P10 gọi Test&Set() thì lock được cập nhật mấy lần. Cho biết giá trị lock.
7. Trong sơ đồ phân phối tài nguyên dưới đây, cho biết hệ thống có deadlock không. Giải thích ngắn gọn.

R2
P2
P1 R3
R1
P3

P5 R5
P4 R4
R6
8. Cho bảng phân đoạn:
Segment Base Length

0 219 600
1 2300 14
2 90 100
3 1327 580
4 1952 96

Tính địa chỉ vật lý tương ứng với các địa chỉ logic sau:
A. 0,430
B. 3,10
C. 2,500
D. 4, 100
E. 6, 10
F. 1, 10