Temat: Scalone układy cyfrowe

Funktory (bramki logiczne) są produkowane w postaci układów scalonych. Wyróżniamy dwie główne
technologie wytwarzania układów cyfrowych:

1. Standard TTL (ang. Transistor TransistorLogic – Logika Tranzystorowo – Tranzystorowa) –

wykonany w technologii bipolarnej.

Najważniejszą częścią tego standardu są napięcia wejściowe i wyjściowe które układ traktuje jako
określone stany logiczne 0 lub 1:

Standard TTL:

a) Określona dozwolone zakresy wartości napięć wejściowych układu:

 0,5 ÷ 0,8 V – poziom niski ( stan O)
 2 ÷ 5 V – poziom wysoki (stan 1)

b) Gwarantowane zakresy wartości napięć na wyjściu układu:

 0,5 ÷ 0,8 V – poziom niski ( stan O)
 2 ÷ 5 V – poziom wysoki (stan 1)

Układ wejściowy bramki logicznej TTL serii standard realizowany jest przy użyciu tzw. tranzystora
wielometrowego. Jest to układ tylu tranzystorów o połączonych bazach oraz kolektorach tylu
tranzystorów ile wynosi liczba wejść danej bramki logicznej.

c) Symbol graficzny tranzystora wieloemiterowego:

d) Schemat tranzystora wieloemiterowego jako układ połączeń zwykłych tranzystorów

 e) Schemat ideowy podstawowej bramki NAND:

Układ scalony 7400 zawiera w swojej obudowie cztery dwuwejściowe bramki NAND. Budowę
pojedynczej bramki obrazuje poniższy schemat:

Stany wejść logicznych są podawane na emitery tranzystora T1 (A i B). Tranzystor T2 jest elementem
wzmacniającym sygnał z tranzystora T1, oraz pośredniczącym, pomiędzy tranzystorem T1 a
tranzystorami T3 i T4, które są elementami wyjściowymi ( wzmacniaczami przeciwsobnymi).

Jeżeli na którekolwiek z wejść A lub B zostanie podany stan niski (0) spowoduje to przejście
tranzystora T1 w stan nasycenia (przewodzenia). Spowoduje to pracę tranzystora T2 w stanie
odcięcia, co ustawi tranzystor T4 w stan odcięcie a tranzystor T3 w stan nasycenia, dlatego na wyjściu
Y pojawi się stan wysoki (1)

Jeżeli na wejścia A i B zostaną podane stany wysokie (1) to tranzystor T2 znajdzie się w stanie
nasycenia, co spowoduje pracę tranzystora T4 w stanie nasycenia, a tranzystora T3 w stanie zatkania,
dlatego na wyjściu Y pojawi się stan niski (0)

2. Standard CMOS ( ang. Complementary MOS – uzupełniający MOS) wykonany w technologii

unipolarnej z dwóch tranzystorów MOSFET (w skrócie MOS) z kanałem typu P oraz N
wzajemnie się uzupełniających, tworzących tzw. parę komplementarną – jeden tranzystor
przewodzi a drugi nie przewodzi. Układ taki realizuje negację sygnału wejściowego.

a) Schemat ideowy podstawowej bramki NOT

 b) Właściwości układów wykonanych w technologii CMOS
 Duża impedancja wejściowa ( rzędu 1012Ω)
 Mała impedancja wyjściowa
 Duża odporność na zakłócenia
 Mała moc pobierana w stanie statycznym
 Możliwość zasilania z układów ze źródeł niestabilizowanych w zakresie 3 do 18 V
 Praca z zasilania bateryjnego
 Duża wrażliwość na ładunki elektrostatyczne ( dotknięcie ręką może doprowadzić do
uszkodzenia układu), dlatego stosuje się układy zabezpieczające.
 Stan niski (0) – masa
 Stan wysoki (1) – UDD
Temat: Układy kombinacyjne i sekwencyjne

1. Klasyfikacja układów logicznych:

a) Układy kombinacyjne to układy w których stan wyjść zależy tylko od stanu wejść w
danej chwili, nie zależy od stanu w jakim układ był wcześniej – BRAMKI LOGICZNE.

b) Układy sekwencyjne to takie układy których stan wyjść zależy od stanu wejść w danej
chwili oraz stanu w którym układ znajdował się poprzednio. Do budowy takiego
układu są potrzebne oprócz bramek logicznych, także układy pamiętające –
PRZERZUTNIKI.

2. Przerzutniki to układy logiczne, których podstawową funkcją jest pamiętanie jednego bitu
informacji. Stanowią one układy zbudowane z bramek logicznych. Układy te mają:
 Dwa wyjścia Q i Ǭ (proste i zanegowane)
 Asynchroniczne wejście sterujące oznaczone literą S (SET)
