BÀI 2: THIẾT KẾ VÀ MÔ PHỎNG MẠCH VLSI CƠ BẢN DÙNG TOOL

IC CUSTOM COMPILER

I. Tóm lược lý thuyết:

1. Cổng NAND2:
Cổng NAND2 là một cổng logic cơ bản phổ biến dùng trong nhiều thiết
kế mạch số VLSI. Bảng trạng thái và Symbol của NAND2 như hình:

NAND2 có cấu tạo gồm 1 cổng AND2 ngõ vào kết nối với một cổng
INVERTER tại ngõ ra. Bảng trạng thái sẽ bị đảo lại so với cổng AND2
2. Cổng NOR2:
Cổng NOR2 thực chất là một cổng NOT kết nối với một cổng OR 2 ngõ
vào. Bảng trạng thái và Symbol của NOR2 như hình bên:

II. Thực hành

1. Thiết lập môi trường làm việc trên hệ thống:
• Truy cập vào thư mục làm việc: cd Practice_Directory/CaX (với X là số thứ tự
ca học)
• Kéo License: source /home/eda/snps_setup
• Mở tool IC Custom Compiler: cdesigner &
 Hình 1. 1 Cửa sổ khởi động tool IC Custom Compiler.

2. Thiết lập không gian thiết kế:

• Chọn “Library Manager” để xem trình quản lí thư viện. Sẽ chứa tất cả thư viện
cá nhân và thư viện công nghệ sẽ sử dụng trong thiết kế.

Hình 2. 1 Cửa sổ sau khi khởi động tool IC Custom Compiler.

• Tạo thư viện cá nhân: chọn File – New – Library trong Library Manager để tạo
thư viện thiết kế cá nhân. Một cửa sổ mới xuất hiện. Cho phép đặt tên cho thư viện
cũng như Import File công nghệ sẽ sử dụng.

Name theo cú pháp: Tên+(3 số cuối MSSV)_Lib VD: A123_Lib

Import File Technology: Chọn vào phong bì vàng trong mục Improt File
Technology để import file công nghệ 90nm theo đường dẫn

/home/eda/libraries/SAED90nm_PDK/techfiles/saed90nm_1p9m_cd.tf

Chọn OK để hoàn tất tạo thư viện thiết kế cá nhân.

 Hình 2. 2 Giao diện trong Library Manager.

Hình 2. 3 Cửa sổ thiết lập New Library.

• Chọn Tools – Technology Manager và chọn SAED_PDF_90 trong thư viện cá nhân
vừa tạo để chắc chắn rằng thư viện công nghệ PDK 90nm được sử dụng.
 Hình 2. 4 Chọn công nghệ 90nm cho thiết kế.

3. Thiết kế sơ đồ nguyên lí NAND2

Tiến hành tạo cell NAND2 trong thư viện cá nhân. Vẽ Schematic cho cổng
NAND2 như hình:

Hình 2. 5 Schematic NAND2 gate.

Wp = Wn = 200nm.
4. Tạo Test_bench, thiết lập môi trường mô phỏng cho mạch NAND2
Tạo Test_bench như hình và chế độ phân tích Transient 50ns.

A
B

VDD
Hình 2. 6 Cấu hình test_bench NAND2.
Đo Delay time (Td_risetime / Td_falltime), thời gian cạnh lên (rise_time) và thời gian
cạnh xuống (fall_time) của OUTPUT.
Trên thanh công cụ trong trình xem sóng WaveView, chọn Ultilities – Measure Tool. Một
cửa sổ hiện ra với các tùy chọn tính toán có sẵn. Chọn tùy chọn Delay và thiết lập các thông
số tính toán như hình rồi nhấn OK. Kết quả Td_risetime và Td_falltime sẽ hiển thị.

Hình 2. 7 Kết quả Delay time của OUTPUT NAND2.

Tiếp tục vào công cụ Measure Tool. Chọn tùy chọn Rise/Fall Time để đo thời gian cạnh lên
và thời gian cạnh xuống của OUTPUT. Trong bảng tinh chỉnh, tại ô Trigger Type có thể chọn
Rise hoặc Fall để đo Rise time hoặc Fall time. Nhấn OK để hoàn tất. Kết quả sẽ được hiển
thị.

Hình 2. 8 Kết quả Rise/Fall time của OUTPUT NAND2.

Tiến hành tùy chỉnh các giá trị của tụ Cout (1fF, 10fF, 50fF, 1pF), đo lại các thời
gian và quan sát dạng sóng ngõ ra.
 5. Thiết kế sơ đồ nguyên lí NOR2
Tiến hành tạo cell NOR2 trong thư viện cá nhân. Vẽ Schematic cho cổng
NOR2 như hình:

Hình 2. 9 Schematic NOR2 gate.

Wp = 400nm; Wn = 100nm.
6. Tạo Test_bench, thiết lập môi trường mô phỏng cho mạch NOR2
(Làm tương tự cổng NAND2)

III. Yêu cầu báo cáo:

• Hình chụp Schematic mạch NAND2 và NOR2.
• Hình chụp Symbol của NAND2 và NOR2.
• Hình chụp Testbench và môi trường mô phỏng của 2 mạch.
• Hình chụp full dạng sóng ngõ ra và dạng sóng 2 ngõ vào của 2 mạch.
• Hình chụp cho thấy kết quả thời gian lên (rise_time), thời gian xuống
(fall_time), thời gian delay cạnh lên (Td_risetime) và thời gian delay cạnh
xuống (Td_falltime) tương ứng với từng giá trị tụ tải Cout (1fF, 10fF, 50fF,
1pF)
(Mỗi hình ảnh phải có chú thích).