Politechnika Morska Numer i temat ćwiczenia:

w Szczecinie

Wydział/Rok/Grupa: Ćw 3 Synteza logicznych układów kombinacyjnych i sekwencyjnych.

Wydział
Nawigacyjny/III/L04
Data Imię i nazwisko studenta:
wykonania ćwiczenia:
Gustaw Ryżewski
03.01.2024
Data oddania Podpis wykładowcy: Ocena:
sprawozdania:
.........………………….………….…………………………….. …………..…………………..
...
………………………
……..

Synteza logicznych układów kombinacyjnych to proces projektowania cyfrowego, w którym projektuje się układy cyfrowe, które nie posiadają pamięci ani
elementów sekwencyjnych. Układy te wykonują określone funkcje logiczne na podstawie bieżących wejść bez uwzględniania poprzednich stanów.Ogólny
przegląd etapów procesu syntezy logicznych układów kombinacyjnych:

1. Specyfikacja Funkcji Logicznej:

o Określenie funkcji logicznej, jaką ma spełniać układ kombinacyjny. Może to być opisane równaniami boolowskimi, tablicą prawdy lub
diagramem Karnaugh.
2. Minimalizacja Funkcji:
o Minimalizacja funkcji logicznej w celu uzyskania najprostszej formy układu. Można użyć metod minimalizacji, takich jak metoda
Quine'a-McCluskeya lub diagramy Karnaugh.
3. Wybór Bramk Logicznych:
o Określenie rodzaju bramek logicznych (AND, OR, NOT, XOR itp.), które będą używane do zrealizowania funkcji logicznej.
4. Określenie Struktury Układu:
o Określenie struktury układu, czyli połączeń pomiędzy bramkami logicznymi, które zrealizują funkcję logiczną.
5. Implementacja w Technologii:
o Przetłumaczenie struktury logicznej na konkretną technologię, tj. wybór konkretnych bramek logicznych i komponentów
elektronicznych.
6. Rozwinięcie Schematu Elektrycznego:
o Stworzenie schematu elektrycznego opisującego połączenia pomiędzy bramkami logicznymi.
7. Routowanie:
o Określenie fizycznych ścieżek połączeń pomiędzy bramkami na układzie scalonym.
8. Symulacje i Weryfikacja:
o Przeprowadzenie symulacji układu w celu zweryfikowania, czy spełnia on określone wymagania funkcjonalne.
9. Testowanie i Optymalizacja:
o Testowanie fizycznego układu oraz jego optymalizacja, aby dostosować się do ewentualnych ograniczeń technologicznych lub
zoptymalizować jego wydajność.
10. Dokumentacja:
o Opracowanie dokumentacji, która opisuje strukturę, funkcję i charakterystyki elektryczne układu.

Proces syntezy układów kombinacyjnych ma na celu przekształcenie logicznej specyfikacji funkcji w fizycznie zrealizowany układ, który może być używany w
praktyce. Ostateczny efekt powinien spełniać określone wymagania logiczne oraz technologiczne.

Synteza logicznych układów sekwencyjnych to proces projektowania cyfrowego, który obejmuje projektowanie układów, w których zachowanie zależy nie tylko
od bieżących wejść, ale również od poprzednich stanów (historii) układu.

Ogólny przegląd etapów procesu syntezy logicznych układów sekwencyjnych:

1. Określenie Zadania:
o Zdefiniowanie funkcji logicznej układu, określenie stanów, przejść między stanami oraz związanych z nimi wyjść.
2. Projekt Automatu Skończonego:
o Zaprojektowanie automatu skończonego (Finite State Machine - FSM), który reprezentuje układ sekwencyjny. Automat może być
wariantem Mealy'ego (wyjścia zależą od stanu i wejścia) lub Moore'a (wyjścia zależą tylko od stanu).
3. Określenie Tabeli Przejść i Wyjść:
o Stworzenie tabeli przejść i tabeli wyjść dla automatu skończonego. Te tabele opisują, jak układ reaguje na różne kombinacje wejść i
aktualnych stanów.
4. Minimalizacja Automatu:
 o Przeprowadzenie minimalizacji automatu, aby uzyskać najprostszą formę reprezentacji. Minimalizacja może obejmować redukcję
liczby stanów lub eliminację niepotrzebnych przejść.
5. Generowanie Funkcji Logicznej:
o Na podstawie automatu skończonego wygeneruj funkcję logiczną dla każdego wyjścia układu w zależności od aktualnego stanu i
wejścia.
6. Implementacja Funkcji Logicznej:
o Implementacja funkcji logicznej dla każdego wyjścia przy użyciu bramek logicznych (AND, OR, NOT) i przerzutników (flip-flop).
7. Routowanie i Implementacja:
o Realizacja fizyczna układu, włączając w to routowanie i implementację w wybranej technologii (np. układy scalone, FPGA).
8. Symulacje i Weryfikacja:
o Przeprowadzenie symulacji układu w celu zweryfikowania, czy spełnia on określone wymagania funkcjonalne.
9. Testowanie i Optymalizacja:
o Testowanie fizycznego układu oraz jego optymalizacja, aby dostosować się do ewentualnych ograniczeń technologicznych lub
zoptymalizować jego wydajność.
10. Dokumentacja:
o Opracowanie dokumentacji, która opisuje strukturę, funkcję i charakterystyki elektryczne układu.

Synteza układów sekwencyjnych jest złożonym procesem, który wymaga zrozumienia logiki działania automatu skończonego, projektowania funkcji logicznych
oraz ich implementacji w technologii cyfrowej. Ostateczny efekt powinien spełniać zarówno wymagania funkcjonalne, jak i technologiczne.

1. pulse generator (generator impulsów) to blok umożliwiający generowanie impulsów o określonym kształcie i parametrach. Jest to przydatne w
różnych zastosowaniach, takich jak testowanie układów, generowanie sygnałów sterujących, czy też symulacje.
2. Logical Operator pozwala na wykonywanie różnych operacji logicznych na sygnałach wejściowych. Możesz skonfigurować go do realizacji operacji
takich jak AND, OR, XOR, NOT, NAND, NOR, XNOR. W tym przypadku to OR
3. Scope jest używany do wizualizacji sygnałów w trakcie symulacji. Jest to narzędzie do monitorowania i analizy sygnałów w czasie rzeczywistym.
Blok "Scope" pozwala na wyświetlanie wykresów różnych sygnałów, co ułatwia zrozumienie zachowania modelu.
Używając operatorów logicznych możemy utworzyć układ, który pozwoli nam na dobranie, włączenie za pomocą przycisków –
Rocker Switch, odpowiednich kontrolek, lampek (wybrane z zakładki Dashboard) za pomocą bramek logicznych AND, OR, XOR,
NOT, NAND, NOR, XNOR

Bramki logiczne są podstawowymi elementami w elektronice cyfrowej, używanymi do przetwarzania sygnałów logicznych. Każda
bramka wykonuje określoną operację logiczną na jednym lub więcej sygnałach wejściowych i generuje sygnał wyjściowy.