1.

1 Lý thuyết
1.1.1 Kí hiệu và bảng trạng thái
Kí hiệu:

Bảng trạng thái:

Vin Vout

0 1

1 0
Bảng 1.1: Bảng trạng thái của cổng NOT

1.1.2 Sơ đồ nguyên lý
Cổng not được cấu tạo từ 2 CMOS gồm 1 nMOS và 1 pMOS, trong đó
pMOS nối lên Vdd và nMOS nối xuống Vss như sơ đồ bên dưới:

Hình 1.1: Sơ đồ nguyên lý của cổng NOT

Bảng thông số:
 Độ rộng (W) Độ dài (L) Tỷ lệ W/L
pMOS 2.6 um 0.13 um 20
nMOS 1.3 um 0.13 um 10
Bảng 1.2: Bảng thông số của nMOS và pMOS
1.2 Mô phỏng
1.2.1 Sơ đồ nguyên lý

Hình 1.2: Sơ đồ nguyên lý của cổng NOT

1.2.2 Bảng thống số

Độ rộng (W) Độ dài (L) Tỷ lệ W/L Nhiệt độ

pMOS 2.6 um 0.13 um 20 27°C
nMOS 1.3 um 0.13 um 10 27°C
Bảng 1.3: Bảng thông số của nMOS và pMOS
1.2.3 Đóng gói

Hình 1.3: Kí hiệu cổng NOT

1.2.4 Đo mô phỏng
Thông số Vdd Vpulse ngõ A
Vdc 1.2V
Voltage 1 0V
Voltage 2 1.2V
Rise time 20ns
Fall time 20ns
Pulse width 10µs
Period 20µs
Bảng 1.4 Thông số ngõ vào Vin và Vdd
- Voltage 1 (đáp ứng xung 1) : 0V tương ứng với mức logic ‘0’ Voltage 2
(đáp ứng xung 2) : 1.2V tuong ứng với mức logic ‘1’
- Rise time (thời gian xung cạnh lên) : 20ns
- Fall time (thời gian xung cạnh xuống) : 20ns
- Pulse width (độ rộng xung) : 10us
- Period (chu kỳ) : 20us

Hình 1.5 Sơ đồ kết nối

 Hình 1.6 Bảng công cụ sau khi thiết lập

 Analyses ( kiểu mô phỏng ) : transistor với 100u ( 5 chu kì).

 Outputs ( chọn vị trí đo ) : Vin (đầu vào) , Vout (đầu ra).
1.2.5 Kết quả mô phỏng

Hình 1.7 Dạng sóng mô phỏng

Phân tích:
- Từ 0µs đến 10µs: Ngõ vào A (đỏ) mức 1 thì ngõ ra Y (xanh) mức 0.
- Từ 10µs đến 20µs: Ngõ vào A (đỏ) mức 0 thì ngõ ra Y (xanh) mức 1.
Thông số DC:
-Mức điện áp ngõ ra mức cao: VOH=1.2V
 Hình 1.8 Đo thông số VOH

-Mức điện áp ngõ ra mức thấp: VOL=316.1nV

Hình 1.9 Đo thông số VOL

- Dòng ở ngõ ra mức cao: : I OH =-5.97333uA

 Hình 1.10 Đo thông số IOH

- Dòng ở ngõ ra mức cao: : I O L =-2.92456pA

Hình 1.11 Đo thông số IOL

Thông số AC:
-Trường hợp lý tưởng:
+Thời gian trễ truyền: Thời gian trễ truyền được tính từ khi ngõ vào
đạt mức Vdd/2 đến khi ngõ ra đạt mức Vdd/2.
Độ trễ lan truyền cạnh lên từ A đến Y: tPLH =181.684ps

Hình 1.12 Đo độ trễ lan truyền cạnh lên từ A đến Y

Độ trễ lan truyền cạnh xuống từ A đến Y: tPHL =317.704ps

Hình 1.13 Đo độ trễ lan truyền cạnh xuống từ A đến Y

 +Thời gian chuyển tiếp: Thời gian trễ truyền được tính khi ngõ ra
chuyển từ mức 0.9Vdd sang 0.1Vdd hoặc ngược lại.
Thời gian chuyển tiếp cạnh lên: t TLH =1.85789ns

Hình 1.14 Đo thời gian chuyển tiếp cạnh lên

Thời gian chuyển tiếp cạnh lên: t T HL=1.85503ns

Hình 1.15 Đo thời gian chuyển tiếp cạnh xuống

-Trường hợp có tải CL =1nF, RL=200kΩ:

Hình 1.16 Sơ đồ mô phỏng khi có tải

+Thời gian trễ truyền:

Độ trễ lan truyền cạnh lên từ A đến Y: t PLH =3.53881ns

Hình 1.17 Đo độ trễ lan truyền cạnh lên từ A đến Y

Độ trễ lan truyền cạnh xuống từ A đến Y: t P HL=3.85042ns

 Hình 1.18 Đo độ trễ lan truyền cạnh xuống từ A đến Y

Kết luận: -Khi thêm vào tụ CL có thể thấy dạng sóng ngõ ra không còn dạng
sóng vuông nữa, giảm độ dốc ngõ ra, tăng độ trễ giữa tín hiệu ngõ vào và
ngõ ra vì tụ cần thời gian nạp xả. Tụ có giá trị càng lớn thì độ trễ càng lớn và
độ dốc càng nhỏ. Thêm tụ đầu ra có thể giảm nhiễu và ổn định tín hiệu.
- Khi có tải RL nó sẽ làm giảm biên độ của tín hiệu ngõ ra đồng thời tải RL
cũng làm tăng thời gian trễ của tín hiệu ngõ ra nếu giá trị của tải RL càng lớn
thì độ trễ của tín hiệu ngõ ra sẽ càng lớn. Tải RL sẽ gây ra hiện tượng nhiễu
trên tín hiệu ngõ ra.
+Thời gian chuyển tiếp:
Thời gian chuyển tiếp cạnh lên: t TLH =6.76979ns
 Hình 1.19 Đo thời gian chuyển tiếp cạnh lên

Thời gian chuyển tiếp cạnh xuống: t T HL=5.42513ns

Hình 1.20 Đo thời gian chuyển tiếp cạnh xuống

Công suất:
-Trường hợp lý tưởng:
+Công suất tức thời:
 Hình 1.21: Đo công suất tức thời

+Công suất trung bình: Pavg =34.4nW

Hình 1.22: Đo công suất trung bình

-Trường hợp có tải CL = 1pF, RL = 200kΩ:

+Công suất tức thời:
 Hình 1.23: Đo công suất tức thời khi có tải

+Công suất trung bình: Pavg =92.54nW

Hình 1.24: Đo công suất trung bình khi có tải

Ghép nối tiếp 3 cổng NOT lại với nhau

 Hì
nh 1.25 Mô phỏng ghép 3 cổng NOT
Độ trễ lan truyền cạnh lên:

Hình 1.26: Đo công suất trung bình khi có tải

Giải thích: Ta nhận thấy độ trễ lan truyền cạnh lên trong trường hợp ghép liên tiếp 3 cổng NOT
lại với nhau là 55.5459ps (nhỏ hơn 1 cổng NOT)
Độ trễ lan truyền cạnh xuống:

Hình 1.27: Đo công suất trung bình khi có tải

Giải thích: Ta nhận thấy độ trễ lan truyền cạnh xuống trong trường hợp ghép liên tiếp 3 cổng
NOT lại với nhau là 525.495ps (lớn hơn 1 cổng NOT)
Thời gian chuyển tiếp cạnh lên:

Hình 1.28: Đo công suất trung bình khi có tải

Giải thích: Ta nhận thấy thời gian chuyển tiếp cạnh lên trong trường hợp ghép liên tiếp 3 cổng
NOT lại với nhau là 53.1464ps (nhỏ hơn nhiều so với 1 cổng NOT)
Thời gian chuyển tiếp cạnh xuống:

Hình 1.29: Đo công suất trung bình khi có tải

Giải thích: Ta nhận thấy thời gian chuyển tiếp cạnh xuống trong trường hợp ghép liên tiếp 3 cổng
NOT lại với nhau là 48.3602ps (nhỏ hơn nhiều so với 1 cổng NOT)
Công suất trung bình:

Hình 1.30: Đo công suất trung bình khi có tải

Giải thích: Ta nhận thấy công suất trung bình trong trường hợp ghép liên tiếp 3 cổng NOT lại với
nhau là 40.05 nW (lớn hơn nhiều so với 1 cổng NOT)

1.3 Kết luận

Bảng thông số DC:
Ký Thông số Min Max Đơn
hiệu vị
 V CC Nguồn cung cấp 0 1.2 V
V IH Mức điện áp ngõ vào mức 0 1.2 V
cao
V IL Mức điện áp ngõ vào mức 0 1.2 V
thấp
V OH Mức điện áp ngõ ra mức 1.2 V
cao
V OL Mức điện áp ngõ ra mức 316.1 nV
thấp
I OH Dòng ở ngõ ra mức cao -5.97333 uA
I OL Dòng ở ngõ ra mức thấp -2.92456 pA
Bảng 1.5 Bảng thông số DC

Bảng thông số AC:

+Trường hợp lý tưởng:
Ký hiệu Thông số Từ ngõ Thời gian
vào đến
ngõ ra
t PLH Độ trễ lan truyền cạnh lên A đến Y 181.684ps
t PHL Độ trễ lan truyền cạnh A đến Y 317.704ps
xuống
t TLH Thời gian cạnh lên Y 1.85789ns

t THL Thời gian cạnh xuống Y 1.85503ns

Bảng 1.6 Bảng thông số AC trường hợp lý tưởng

+Trường hợp có tải CL = 15pF, RL = 200kΩ:

Ký hiệu Thông số Từ ngõ Thời gian
vào đến
ngõ ra
t PLH Độ trễ lan truyền cạnh lên A đến Y 3.53881ns
t PHL Độ trễ lan truyền cạnh A đến Y 3.85042ns
xuống
t TLH Thời gian cạnh lên Y 6.76979ns

t THL Thời gian cạnh xuống Y 5.42513ns

Bảng 1.6 Bảng thông số AC trường hợp có tải