TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP.

HỒ CHÍ MINH
KHOA ĐIỆN – ĐIỆN TỬ
BỘ MÔN KỸ THUẬT MÁY TÍNH – VIỄN THÔNG

BÁO CÁO MÔN HỌC TUẦN 1

MÔN HỌC: TT THIẾT KẾ VI MẠCH VLSI

NGÀNH CÔNG NGHỆ KỸ THUẬT MÁY TÍNH

GVHD: LÊ MINH THÀNH

Sinh viên: Đoàn Thế Anh

MSSV: 21119044

Thứ 2, Tiết 1-5

CỔNG NOT
1.1 Lý thuyết:
Ký hiệu:

Bảng trạng thái:

Ngõ vào Ngõ ra
A Y
0 1
1 0

Biểu thức logic:

Y= A
Sơ đồ nguyên lý:

Sơ đồ nguyên lý sử dụng 1 pMOS và 1 nMOS để chuyển đổi giữa trạng thái

0 và 1. Khi đầu vào là logic 0, pMOS dẫn dòng và nMOS chặn dòng, tạo ra
điện áp logic 1 tại đầu ra. Ngược lại, khi đầu vào là logic 1, NMOS dẫn
dòng và PMOS chặn dòng, tạo ra điện áp logic 0 tại đầu ra.
1.2 Mô phỏng:
Sơ đồ nguyên lý:

-Đặt pMOS(mp) và nMOS(mn) từ thư viện 113g_msrf vào schematic và

thiết kế cổng đảo sử dụng pMOS và nMOS. Nguồn cung cấp được thiết kế
như hình vẽ, các nguồn được lấy từ thư viện analogLib.
-Số liệu của pMOS:
-Số liệu của nMOS:

-Đóng Gói :
 Sơ đồ đóng gói
-Cấp nguồn tín hiệu :

Sơ đồ cấp nguồn, tín hiệu

+ Vpulse: Sử dụng nguồn xung với điện áp mức cao tối đa 1.2 V , với chu
kỳ 20us, Rise time và Fall Time là 20 ns làm xung ngõ vào cho cổng trên.
Thực hiện mô phỏng trong 5 chu kỳ xung ngõ vào tương đương 100us, quan
sát sự thay đổi của ngõ ra, so sánh với bảng trạng thái đã đề cập bên trên.

-Vdc ta chọn 1,2V:

-Dạng sóng :(temp = 27°C)
AC

Phân tích:
-Từ 0µs đến 10µs: Ngõ vào A (đỏ) mức 1 thì ngõ ra Y (xanh) mức 0.
-Từ 10µs đến 20µs: Ngõ vào A (đỏ) mức 0 thì ngõ ra Y (xanh) mức 1.
-Tương tự cho những khoảng thời gian còn lại

- Tính toán thời gian tpdr, tpdf, tr, tf và công suất trung bình của cổng
NOT:
Thông số AC:
-Trường hợp lý tưởng:
*Thời gian trễ truyền: Thời gian trễ truyền được tính từ khi ngõ vào đạt
mức Vdd/2 đến khi ngõ ra đạt mức Vdd/2.
+Độ trễ lan truyền cạnh lên từ A đến Y: t PLH =192,898ps
 Đo độ trễ lan truyền cạnh lên từ A đến Y
+Độ trễ lan truyền cạnh xuống từ A đến Y: t PHL=321,639ps

Đo độ trễ lan truyền cạnh xuống từ A đến Y

*Thời gian chuyển tiếp: Thời gian trễ truyền được tính khi ngõ ra chuyển
từ mức 0.9Vdd sang 0.1Vdd hoặc ngược lại.
+Thời gian chuyển tiếp cạnh lên: t TLH =1,44959ns
 Đo thời gian chuyển tiếp cạnh lên
Thời gian chuyển tiếp cạnh xuống: t THL=1.26249ns

Đo thời gian chuyển tiếp cạnh xuống

-Đo công suất:
+Trường hợp lí tưởng:
 Đo công suất tức thời
-Để tính được công suất trung bình của cổng NOT, đo dạng sóng của VDD
tức điện áp và dòng điện, ta nhân hai dạng sóng của VDD và dòng điện.
Công suất trung bình của cổng Inverter khi hoạt động trong 5 chu lỳ đo
được là P-avg = 34,4nW bên hình sau:

Kết quả đo công suất trung bình trong 5 chu kỳ

-Trường hợp có tải CL = 1pF, RL = 200kΩ:

Sơ đồ mô phỏng

Dạng sóng IN/OUT

*Thời gian trễ truyền:
+Độ trễ lan truyền cạnh lên từ A đến Y: t PLH =3,5489ns

Đo độ trễ lan truyền cạnh lên từ A đến Y

Độ trễ lan truyền cạnh xuống từ A đến Y: t PHL=3,82366ns

 Đo độ trễ lan truyền cạnh xuống từ A đến Y
*Thời gian chuyển tiếp:(0,1V - 0,9V | 0,9V - 0,1V)
+Thời gian chuyển tiếp cạnh lên: t TLH =6,26388ns

Đo thời gian chuyển tiếp cạnh lên

 Đo thời gian chuyển tiếp cạnh xuống
+Công suất tức thời:

Đo công suất tức thời khi có tải

-Để tính được công suất trung bình của cổng NOT, đo dạng sóng của VDD
tức điện áp và dòng điện, ta nhân hai dạng sóng của VDD và dòng điện.
Công suất trung bình của cổng Inverter khi hoạt động trong 5 chu lỳ đo
được là P-avg = 92,54nW bên hình sau
 Đo công suất trung bình khi có tải
1.3 Kết luận
Bảng thông số DC:
Ký hiệu Thông số Min Max Đơn
vị
V CC Nguồn cung cấp 0 1.2 V
V IH Mức điện áp ngõ vào mức 0 1.2 V
cao
V IL Mức điện áp ngõ vào mức 0 1.2 V
thấp
V OH Mức điện áp ngõ ra mức 1.2 V
cao

Bảng thông số AC:

+Trường hợp lý tưởng:
Ký hiệu Thông số Từ ngõ Thời gian
vào đến
ngõ ra
t PLH Độ trễ lan truyền cạnh lên A đến Y 192,898ps
t PHL Độ trễ lan truyền cạnh A đến Y 321,639ps
xuống
t TLH Thời gian cạnh lên Y 1,44959ns

t THL Thời gian cạnh xuống Y 1.26249ns

+Trường hợp có tải CL = 1pF, RL = 200kΩ:
Ký hiệu Thông số Từ ngõ Thời gian
vào đến
ngõ ra
t PLH Độ trễ lan truyền cạnh lên A đến Y 3,5489ns
t PHL Độ trễ lan truyền cạnh A đến Y 3,82366ns
xuống
t TLH Thời gian cạnh lên Y 6,26388ns

t THL Thời gian cạnh xuống Y 3,85962ns