ĐẠI HỌC QUỐC GIA HÀ NỘI

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ

BÁO CÁO THỰC TẬP ĐIỆN TỬ SỐ

Mã môn học: 2223II_ELT3103_4

BÀI 10: CÁC SƠ ĐỒ BIẾN ĐỔI: BỘ BIẾN ĐỔI SỐ - TƯƠNG TỰ DAC; BỘ

BIẾN ĐỔITẦN SỐ SANG ĐIỆN ÁP FVC; BỘ BIẾN ĐỔI ĐIỆN ÁP SANG
TẦN SỐ VFC

Sinh viên: Đào Tuấn Linh – Trang Đức Thắng

Mã số sinh viên: 21020924 – 20020722
1. Bộ biến đổi số - tương tự DAC 4 bit trên vi mạch rời
1.1. Cấp nguồn +5V, ±10V cho mảng sơ đồ D10-1
1.2. Nối mạch của sơ đồ D10-1 với các mạch của DTLAB-201 như sau:

1.3. Nhấn công tắc xung PS1 để số đếm ghi trong bảng D10-1
1.4. Kết quả bảng D10-1:
MÃ NHỊ PHÂN MÃ
DS1 PS1 THẾ RA
THẬP
CLEAR CLOCK QA QB QC QD OUT (V)
PHÂN

0 ↑ 0 0 0 0 0

1 ↑ 1 0 0 0 1

1 ↑ 0 1 0 0 2

1 ↑ 1 1 0 0 3
 1 ↑ 0 0 1 0 4

1 ↑ 1 0 1 0 5

1 ↑ 0 1 1 0 6

1 ↑ 1 1 1 0 7

1 ↑ 0 0 0 1 8

1 ↑ 1 0 0 1 9

1 ↑ 0 1 0 1 10

1 ↑ 1 1 0 1 11

1 ↑ 0 0 1 1 12

1 ↑ 1 0 1 1 13

1 ↑ 0 1 1 1 14

1 ↑ 1 1 1 1 15

1.5. Giải thích nguyên tắc hoạt động của sơ đồ nguyên lý hình D10-1. Phát
biểu tóm tắt về nguyên tắc bộ biến đổi số - tương tự DAC. Tính giá trị thế
tương ứng với 1 giá trị số.
 Nguyên tắc hoạt động:
o Khi lối vào chân âm ở mức 0, lối ra ở mức 1.
o Khi thế chân âm tăng lên thì khoảng thế thế giữa chân dương
và âm nhỏ -> thế đầu ra giảm dần.
o Khi bộ đếm đến 1111 thì xung clock tiếp theo làm cho bộ đếm
về 0000 -> làm cho thế chân âm giảm đột ngột -> làm cho lối
ra tăng đột ngột.
Các đầu ra QA, QB, QC, QD chính là DAC.
1.6. Vẽ lại dạng tín hiệu ra. Xác định biên độ của mỗi bậc thang của tín hiệu ra
tại các điểm:
QA

QB

QC

QD

Out
 Biên độ mỗi bậc thang là (khoảng) 0.6V.

2. Bộ biến đổi số - tương tự 8 bit loại vi mạch

2.1. Cấp nguồn +5V, ±10V cho mảng sơ đồ D10-2
2.2. Nối mạch theo yêu cầu

2.3. Sử dụng đồng hồ đo để đo giá trị thế tương tự tại lối ra OUT. Chỉnh
biến trở P1 để định giá trị thế ra tương ứng
2.4.Vẽ lại dạng tín hiệu ra. Xác định biên độ của mỗi bậc thang của tín hiệu ra
tại các điểm:

2.5.So sánh kết quả giữa DAC hình D10-2 và D10-1.

 Độ cao xung là Δy = 8.72V ứng với 28 = 256 bậc. Vậy 1 bậc sẽ rơi khoảng
0,034V
  Sóng lối ra của D10-2 và D10-1 điều là dạng bậc thang nhưng ngược chiều
nhau
 Mạch chuyển 8 bít lối vào của IC 0808 sang 256 mức điện áp.
3. Bộ biến đổi tần số - điện áp (F to VC)
3.1. Cấp nguồn +5V, ±10V cho mảng sơ đồ D10-3
3.2. Nối mạch theo yêu cầu

3.3. Kết quả bảng D10-2:

500KH
Tần số J1,J2 100Hz 1KHz 10KHz 100KHz 1MHz
z

Dạng tín hiệu

0 (1) (2) (3) (4) (5) (6)
ra

Độ lớn V out 0 3V 3V 3V 3V 0.92V 0.9V

Dạng tín hiệu

1 (7) (8) (9) (10) (11) (12)
ra

Độ lớn V out 1 2.7V 2.68V 2.56V 1.54V 0.88V 0.88V

* J1, J2: 0 không nối; 1 – có nối

 (1):

 (2):

 (3):
 (4):

 (5):

 (6):

 (7):

 (8):
 (9):

 (10):

 (11):

 (12):

3.4. Căn cứ dạng tín hiệu ra, so sánh độ chính xác của sơ đồ cho tần số cao và
tần số thấp.
Tần số cao tín hiệu biến thiên chậm hơn với tần số thấp.
 Sơ đồ tần số cao có độ chính xác hơn với so đồ tần số thấp.

3.5. Lập đồ thị biểu diễn mối quan hệ giữa điện thế ra (trục y) và tần số tín hiệu
vào (trục x).
 3.5

2.5

1.5

0.5

0
0 200000 400000 600000 800000 1000000 1200000

Màu xanh: trường hợp chưa nối J1 và J2

Màu cam: trường hợp nối J1 và J2

4. Bộ biến đổi điện áp – tần số (VFC)

4.1. Cấp nguồn -5V, ±10V cho mảng sơ đồ D10-4
4.2. Nối mạch theo yêu cầu
4.3. Kết quả bảng D10-3
Thế vào -100mV -500mV -1V -2V -4V -5V
Dạng tín hiệu ra Vuông Vuông Vuông Vuông Vuông Vuông
Tần số lối ra 112Hz 371Hz 768Hz 1326Hz 2453Hz 3014Hz

Tín hiệu ra tại mức thế vào -2V(nhiễu)

4.4.Lập đồ thị biểu diễn mối quan hệ giữa điện thế ra (trục y) và tần số tín hiệu vào
(trục x).

4.5. Giải thích nguyên tắc hoạt động của sơ đồ.