บทที่ 3 วงจรดิจิทลั (Digital Circuits) บทที่ 3 วงจรดิจิทลั (Digital Circuits)

• สั ญญาณทางตรรกะ (Logic Signal)

• ในวงจร electronic logic circuits มีการใช้ระดับแรงดันไฟฟ้ า แทน ค่าทางตรรกะ
- Positive logic : ใช้แรงดันตํา่ (Low) แทน Logic 0, ใช้แรงดันสู ง (High) แทน Logic 1
- Negative logic : ใช้แรงดันตํา่ (Low) แทน Logic 1, ใช้แรงดันสู ง (High) แทน Logic 0
State Representing Bit
Techonlogy
0 1
Pneumatic logic Fluid at low pressure Fluid at high pressure
Relay logic Circuit open Circuit closed
Complementary metal-oxide 0 ~ 1.5 V 3.5 ~ 5.0 V
semiconductor (CMOS) logic
Transistor-transistor logic (TTL) 0 ~ 0.8 V 2.0 ~ 5.0 V
Fiber optics Light off Light on
Dynamic memory Capacitor discharged Capacitor charged
Nonvolatile, erasable memory Electrons trapped Electrons released
Bipolar read-only memory Fuse blown Fuse intact
Bubble memory No magnetic bubble Bubble present
Magnetic tape or disk Flux direction “north” Flux direction “south”
Polymer momory Molecule in state A Molecule in state B
Read-only compact disc No pit Pit
Rewriteable compact disc Dye in crystalline state Dye in noncrystalline state
อ. ดุสิต ธนเพทาย 01205241 การออกแบบวงจรดิจิทลั และตรรกะ 1
 บทที่ 3 วงจรดิจิทลั (Digital Circuits)
การแทนวงจรตรรกะ (Logic Circuit Representation)
• ประโยคคําพูด คําบรรยาย เช่น
“เอาท์พทุ F = 1 เมื่อ อินพุท Z เป็ น 1 เพียงตัวเดียว หรื อ X, Y เป็ น 1 ทั้งคู่” หรื ออาจพูดว่า
มีได้หลายแบบ

“เอาท์พทุ F = 0 เมื่อ อินพุท X,Y ต่างกัน หรื อ เมื่ออินพุท X,Y,Z ทุกตัวเป็ น 0”

• ประโยคสัญลักษณ์ทางคณิ ตศาสตร์ เช่น F  X Y  X  Y   Z, F  ( X Y  X  Y   Z)
• แผนภาพวงจร (Circuit diagram):แสดงการเชื่อมต่อสัญญาณผ่าน logic gate, building block
• แผนภาพเวลา (Timing Diagram): แสดงผลตอบสนองเชิงเวลาของสัญญาณเอาท์พทุ
ต่อการเปลี่ยนแปลงของสัญญาณอินพุท
แบบเดียวเท่านั้น

• ตารางความจริ ง (Truth Table) :แสดงความสัมพันธ์ระหว่างสัญญาณเอาท์พทุ กับอินพุท

สําหรับอินพุททุกค่าที่เป็ นไปได้ เพื่อบอกฟังก์ชนั การทํางานของวงจร(Functional Specification)
Inputs Output แผนภาพเวลา ตารางความจริ ง
X
Y
วงจรตรรกะ F X
X Y Z F

Z
(logic circuit) Y
0 0 0 0
0 0 1 1
X X •Y Z 0 1 0 0
Y F 0 1 1 0
X F
TIME
1 0 0 0
Y X •Y+X•Y•Z 1 0 1 0
X•Y•Z 1 1 0 1
Z
อ. ดุสิต ธนเพทาย แผนภาพวงจร 01205241 การออกแบบวงจรดิจิทลั และตรรกะ 1 1 1 1 2
 บทที่ 3 วงจรดิจิทลั (Digital Circuits)
ตระกูลของวงจรรวมตรรกะ (Logic IC Families)
• มีสองชนิดใหญ่แบ่งตามชนิดของอุปกรณ์อิเล็คทรอนิกส์ที่ใช้
1. ทีทแี อล (Transistor-transistor logic (TTL)) เป็ นวงจรรวมที่อาศัยการทํางานของ BJT
2. ซีมอส (Complementary MOS (CMOS)) เป็ นวงจรรวมที่อาศัยการทํางานของ MOSFET
• ในวงจรตรรกะอิเล็คทรอนิกส์ ปัจจุบนั นิยมใช้เทคโนโลยีซีมอส เนื่องจาก
– มีความเร็ วสูง
– ใช้พลังงานตํ่า
– เหมาะสมกับการใช้ในวงจรรวมขนาดใหญ่
TTL CMOS
74SXX 74HCXX • สําหรับวงจรรวมตรรกะที่
74LSXX 74HCTXX ใช้ในงานทางทหารจะใช้
74ASXX 74VHCXX
ตัวเลข 54 แทน
74ALSXX 74VHCTXX
74FXX
อ. ดุสิต ธนเพทาย 01205241 การออกแบบวงจรดิจิทลั และตรรกะ 3
 บทที่ 3 วงจรดิจิทลั (Digital Circuits)
มอส (CMOS)
มอส (MOS) ย่อมาจาก มอสเฟท (MOSFET: Metal-Oxide-Semiconductor FET)
• เป็ นอุปกรณ์อิเล็กทรอนิกส์ที่มี 3 ขา ตารางเปรี ยบเทียบคุณสมบัติของ MOS กับ BJT
-เกท (gate:ซึ่งไม่เกี่ยวข้องกับลอจิกเกท) MOS BJT
-เดรน (drain) ควบคุมโดยแรงดัน ควบคุมโดยกระแส
-ซอส (source)
ใช ะ
ใช ้
ความต้านทานขาเข้าสู ง ความต้านทานขาเข้าตํ่า
• มี 2 ชนิด คือ 1) nMOS และ 2) pMOS
drain source
drain n Vgs source p
สวนgate
ววนไไฟล
gate " p ่อgate n
gate
่

Vgs source n drain p

source drain
nMOS : เมื่อ Vg มากกว่า Vs (เกินเกณฑ์ threshold ค่าหนึ่ง) pMOS : เมื่อ Vg น้อยกว่า Vs (เกินเกณฑ์ threshold ค่าหนึ่ง)
อิเล็กตรอนจะมาสะสมรวมกันเป็ นชั้น (inversion layer) โฮลจะมาสะสมรวมกันเป็ นชั้น (inversion layer)
กลายเป็ นช่องทางในการนํากระแสหว่าง drain กับ source กลายเป็ นช่องทางในการนํากระแสหว่าง drain กับ source
อ. ดุสิต ธนเพทาย 01205241 การออกแบบวงจรดิจิทลั และตรรกะ 4
ยู
รี
ป้
พื
ตู่
ฟ่
 บทที่ 3 วงจรดิจิทลั (Digital Circuits)
ซีมอส (CMOS : Complementary MOS)
• ซีมอส คือวงจรอิเล็กทรอนิกส์ที่อาศัยการทํางานของ NMOS และ PMOS ร่ วมกัน
• ระดับสัญญาณทางตรรกะของซีมอส (CMOS Logic) 5.0 V
Logic 1 (HIGH)
• วงจรตรรกะที่ใช้ ซีมอส โดยทัว่ ไปใช้ไฟเลี้ยง 5 V 3.5 V undefined
logic level
- ตรรกะ 0 แทนด้วยแรงดัน 0-1.5 V 1.5 V
Logic 0 (Low)
- ตรรกะ 1 แทนด้วยแรงดัน 3.5-5.0 V 0.0 V -

• วงจรซีมอสที่ง่ายที่สุดคือ อินเวอร์เตอร์ (inverter) หรื อ ตรรกะนอต (NOT) ่

!
IN OUT
Active Low

VIN Q1 Q2 VOUT
0.0 (L) off on 5.0 (H)
5.0 (H) on off 0.0 (L)
วน Ovไ
Active High
>

"
su ไ s

วงลธ น
คือ invertor =น

อ. ดุสิต ธนเพทาย 01205241 การออกแบบวงจรดิจิทลั และตรรกะ 5

ปั
นี้
ด้
สิ
ด้
 านบ น อ บ sv ต้อง p mos เ ่า น าน า ง
บทที่ 3 วงจรดิจิทลั (Digital Circuits)
ซีมอส (CMOS : Complementary MOS)
ข้ อสั งเกต
• วงจรในส่ วนของ pMOS จะต่ออยูท่ าง +VDD (Pull-up transistor network)
วงจรในส่ วนของ nMOS จะต่ออยูท่ าง GND (Pull-down transistor network)
VDD=+5V
VDD=+5V
p p
p-channel
n pMOS
n
p p
pMOS

VIN = +5V VOUT ≈ 0V VOUT ≈ 5V

VIN = 0V
n n
p nMOS
p
n n nMOS
n-channel
GND
GND

VDD=+5V VDD=+5V VDD

n n Pull-up
p nMOS p nMOS pMOS
n n Network
VIN = +5V VOUT cannot be 0V VIN = 0V VOUT cannot be 5V Input Output
p p Pull-down
n pMOS n pMOS nMOS
p p Network
GND GND VSS

อ. ดุสิต ธนเพทาย 205241 การออกแบบวงจรดิจิทลั และตรรกะ 6

ทีต่
ด้
ล้
ด้
ท่
กั
นั้
 นเหม ือนเ ่อนไปกา า รร
วก นb
=8 แ
บทที่ 3 วงจรดิจิทลั (Digital Circuits)
↑
CMOS 2-input NOR gate:

6) อ กร
-

·
·สนาม <= #t เ อ AllB L
ใ ่ inverse
ใใ ตตรงคว
ร

อ CEOrB)
ไ ' วิ
2 - low เ H3
And แล็อก บ b
CMOS 2-input NAND gate:
-
H V A = I แต
่ววงจร ะ Low องใส (

อ. ดุสิต ธนเพทาย 01205241 การออกแบบวงจรดิจิทลั และตรรกะ 7

มั
ต้
มื่
ห้
มื่
ส่
ลั
วั
ล้
งื่
นุ
 ง input เพร ะย ง > บทที่ 3 วงจรดิจิทลั (Digital Circuits)
CMOS 3-input NAND gate:
circuit diagram, function table and logic symbol. ( 1 ) = #+ b

270 เ อ A =

คะ ร

↓
#Bec
SANBNCS't & => I

. . ↳
↳
&
=

อ. ดุสิต ธนเพทาย 01205241 การออกแบบวงจรดิจิทลั และตรรกะ 8

ิ่
ยิ่
มื่
 บทที่ 3 วงจรดิจิทลั (Digital Circuits)
ลอจิกเกทที่มากกว่าสองอินพุท
• อย่างไรก็ตามจํานวนของ NMOS และ PMOS จะถูกจํากัดโดยค่าความต้านทานของ
มอสที่ต่ออนุกรมกัน จํานวนอินพุทสุ งสุ ดในหนึ่งเกทเรี ยกว่า Fan-In
• ในทางปฏิบตั ิเราจะใช้ลอจิกเกทหลายๆตัวมาต่อเรี ยงกันแบบแคสเคด (cascade) ซึ่งทํา
ให้การทํางานของเกทเร็ วขึ้น และขนาดเล็กลง

** มีค่าประวิงรวม (total delay) น้อยกว่าวงจรด้านซ้ายมือ

อ. ดุสิต ธนเพทาย 01205241 การออกแบบวงจรดิจิทลั และตรรกะ 9

 บทที่ 3 วงจรดิจิทลั (Digital Circuits)
ตัวอย่างเกทอื่นๆ (Other Gates)
inverso 2 Now =
Non ivert
CMOS noninverting buffer
A Z 
อน เ น in
Hiออก lo
เพราะใ

CMOS 2-input AND gate

อ. ดุสิต ธนเพทาย 01205241 การออกแบบวงจรดิจิทลั และตรรกะ 10

ส่
ป็
ห้
ที่
 บทที่ 3 วงจรดิจิทลั (Digital Circuits)
CMOS AND-OR-INVERT (AOI) gate:
circuit diagram, function table and logic symbol.

/ขนาน 2
( Atles
care

&อ กร

·
ขน ท

&-นาน

8.·.. } A.
·
/อ กร

+ 2. >
1) A

=> สนาม
/
กส
ว

Corexi
บท >
catep -
/ นเ ยว
DS
อ. ดุสิต ธนเพทาย สางA-
+ 2. 01205241 การออกแบบวงจรดิจิทลั และตรรกะ 11
วั
นุ
นุ
นุ
ดี
 บทที่ 3 วงจรดิจิทลั (Digital Circuits)
CMOS OR-AND-INVERT (OAI) gate:
circuit diagram, function table and logic symbol.
<: ) + (20 :D
-

<
&

B p

C
$

# &

อ. ดุสิต ธนเพทาย
Deep))
2.
01205241 การออกแบบวงจรดิจิทลั และตรรกะ 12
 บทที่ 3 วงจรดิจิทลั (Digital Circuits)

ข้ อสั งเกต
VDD ( A B) VDD
( A  B) VDD
Pull-up
pMOS Q2(A)
Q2(A) Q4(B)
Network
Q4(B)
Input Output
Q1(A)
Pull-down Q1(A) Q3(B)
nMOS Q3(B)
Network
VSS VSS VSS

[( A  B)(C  D)] V
( A B  C  D) VDD DD

Q2(A) Q6(C)
Q2(A) Q4(B)

Q4(B) Q8(D)
Q6(C) Q8(D)

Q5(C) Q7(D)
Q5(C) Q3(B)

Q7(D) Q1(A) Q1(A) Q3(B)

VSS VSS

อ. ดุสิต ธนเพทาย 205241 การออกแบบวงจรดิจิทลั และตรรกะ 13

 บทที่ 3 วงจรดิจิทลั (Digital Circuits)

ข้ อสั งเกต VDD

D D
A A B B D B B
B A
C E E
A A A
Z = A  ((B  (DE))C)
C C C
A
A A A Z = [A((B(D+E))+C)]
A A B
C
B B C B B E
VDD
C C D
D D E D
VSS B
E
A

&
A A Z
A A
A

B B
C B C B C B
C C
D E E E
D D E D D E

-
อ. ดุสิต ธนเพทาย 205241 การออกแบบวงจรดิจิทลั และตรรกะ
VSS

14
 บทที่ 3 วงจรดิจิทลั (Digital Circuits)
พฤติกรรมทางไฟฟ้าของซีมอสทีส่ ํ าคัญ
• ระดับสั ญญาณตรรกะ โดยทัว่ ไปผูผ้ ลิตลอจิกเกทจะให้ขอ้ มูลเกี่ยวกับระดับสัญญาณ
ตรรกะของซี มอสไว้ โดยมีนิยามดังนี้
VOHmin แรงดันเอาท์ พุทตํ่าทีส่ ุ ดสําหรับ Logic-1 (สถานะสู ง)
VIHmin แรงดันอินพุทตํ่าทีส่ ุ ดที่ยอมรับได้สาํ หรับ Logic-1 (สถานะสู ง)
VILmax แรงดันอินพุทสู งทีส่ ุ ดที่ยอมรับได้สาํ หรับ Logic-0 (สถานะตํ่า)
VOLmax แรงดันเอาท์ พุทสู งทีส่ ุ ดสําหรับ Logic-0 (สถานะตํ่า)

• ตัวอย่าง เช่น ระดับสัญญาณของลอจิกเกทซีมอสในกลุ่ม HC (74HCXX, 54HCXX)

VOHmin VCC ลบ 0.1 V
เช่นถ้ากับไฟเลี้ยง 5 V จะให้แรงดัน
VIHmin 70% ของ VCC เอาท์พทุ ของสถานะสูง > 4.9
ในขณะที่แรงดันที่ขาอินพุทที่ถือว่าเป็ น
VILmax 30% ของ VCC สัญญาณสถานะสูงต้อง > 3.5 V
VOLmax กราวด์+0.1 V
อ. ดุสิต ธนเพทาย 01205241 การออกแบบวงจรดิจิทลั และตรรกะ 15
 บทที่ 3 วงจรดิจิทลั (Digital Circuits)
พฤติกรรมทางไฟฟ้าของซีมอสทีส่ ํ าคัญ
• ส่ วนเผือ่ สํ าหรับสั ญญาณรบกวน (Noise Margin)

ในทางปฏิบตั ิ การกําหนด
 VIHmin ให้มีค่าตํ่ากว่า VOHmin เพื่อให้ลอจิกเกทมีความสามารถในการต่อต้านสัญญาณ
รบกวนที่มากับสัญญาณตรรกะสถานะสู งได้ดีข้ ึน
 VILmax ให้มีค่าสู งกว่า VOLmax เพื่อให้ลอจิกเกทมีความสามารถในการต่อต้านสัญญาณ
รบกวนที่มากับสัญญาณตรรกะสถานะตํ่าได้ดีข้ ึน
 ส่ วนต่างของระดับแรงดันทั้งสถานะนี้ เรี ยกว่า ส่ วนเผือ
่ สําหรับสัญญาณรบกวน

อ. ดุสิต ธนเพทาย 01205241 การออกแบบวงจรดิจิทลั และตรรกะ 16

 บทที่ 3 วงจรดิจิทลั (Digital Circuits)
พฤติกรรมทางไฟฟ้าของซีมอสทีส่ ํ าคัญ
• จํานวนโหลดมากทีส่ ุ ด (Fanout)
Fanout คือจํานวนอินพุท (ของเกทตัวอื่นหรื อโหลดที่ต่อกับขาเอาท์พทุ ของ
เกทตัวหนึ่ง) สูงสุ ดที่ ลอจิกเกทหนึ่งสามารถจะขับได้โดยที่ไม่เกินภาวะโหลด
สูงสุ ดตามสเปค

ต.ย. จงหา Fanout ของCMOS Inverter ที่ใช้

ขับ CMOS Inverter ชนิดเดียวกันตัวอื่น โดยที่
CMOS Inverter ชนิดนี้มี กระแสเอาท์พทุ
…

สูงสุ ด = 0.02 mA และมีความสามารถในการ

รับกระแสอินพุท = 1 A

อ. ดุสิต ธนเพทาย 01205241 การออกแบบวงจรดิจิทลั และตรรกะ 17

 บทที่ 3 วงจรดิจิทลั (Digital Circuits)
พฤติกรรมทางไฟฟ้าของซีมอสทีส่ ํ าคัญ
• เวลาประวิง (Delay) ในวงจรตรรกะทีใ่ ช้ งานจริง
(ก) สัญญาณตรรกะอุดมคติ

(ข)
สัญญาณตรรกะที่คิดเวลา
ประวิง (delay time)
(ค) :พร สัญญาณตรรกะที่เกิดขึ้น
ในวงจรดิจิทลั จริ ง
• rise time (tr) คือ ระยะเวลาที่สญั ญาณเอาท์พทุ ของลอจิกเกทใช้
ในการเปลี่ยนสถานะจากสถานะตํ่าไปสูง
• fall time (tf) คือ ระยะเวลาที่สญ
ั ญาณเอาท์พทุ ของลอจิกเกทใช้
ในการเปลี่ยนสถานะจากสถานะสู งไปตํ่า
อ. ดุสิต ธนเพทาย 01205241 การออกแบบวงจรดิจิทลั และตรรกะ 18
 บทที่ 3 วงจรดิจิทลั (Digital Circuits)
พฤติกรรมทางไฟฟ้าของซีมอสทีส่ ํ าคัญ
• เวลาประวิงพรอพาเกชั่น (Propagation Delay, tp)
ความหมายโดยทัว่ ไป : เป็ นระยะเวลาที่สญ ั ญาณใช้ในการเดินทาง เคลื่อนที่ผา่ นเส้นทางหนึ่ง
จากตําแหน่งหนึ่งไปยัง อีกตําแหน่งหนึ่ง
ความหมายในที่น้ ี : เป็ นระยะเวลาที่สญ
ั ญาณใช้ในการส่ งสัญญาณผ่านเส้นทางหนึ่งของ
วงจรจากด้านอินพุท ไปยัง ด้านเอาท์พทุ กล่าวคือ เป็ นเวลาตั้งแต่มีการเปลี่ยนแปลง
ของสัญญาณอินพุท จนกระทั้งถึงเวลาที่สญ ั ญาณเอาท์พทุ เกิดการเปลี่ยนแปลง ตามการ
เปลี่ยนแปลงของสัญญาณอินพุทนั้น
(ก)
แสดงสัญญาณอินพุท และเอาท์ พทุ
ของ CMOS Inverter โดยที่
(ก) ไม่ คาํ นึงถึงเวลาประวิง (tr, ts)
(ข) รวมถึงเวลาประวิง (tr, ts)
(ข)

อ. ดุสิต ธนเพทาย 01205241 การออกแบบวงจรดิจิทลั และตรรกะ 19

 บทที่ 3 วงจรดิจิทลั (Digital Circuits)

Open-drain CMOS 2-input NAND gate:

H
H
H

Driving an LED with an open-drain output

R = (VCC –VOL –VLED )/ ILED

= (5.0 – 0.37 –1.6 )V / 10 mA

= 303 Ω
≈ 270 Ω, 300 Ω, 330 Ω

อ. ดุสิต ธนเพทาย 01205241 การออกแบบวงจรดิจิทลั และตรรกะ 20

 บทที่ 3 วงจรดิจิทลั (Digital Circuits)

Wired-AND function
on three open-drain
NAND-gate outputs

Two CMOS outputs trying to maintain

opposite logic values on the same line

อ. ดุสิต ธนเพทาย 01205241 การออกแบบวงจรดิจิทลั และตรรกะ 21

 บทที่ 3 วงจรดิจิทลั (Digital Circuits)
CMOS three-state buffer

CMOS transmission gate

Two-input multiplexer
using CMOS
transmission gates.
อ. ดุสิต ธนเพทาย 01205241 การออกแบบวงจรดิจิทลั และตรรกะ 22
 ขณ

inver
1.
& 2

① + %
2

invert
& =
วง จะ ไไ
~

/
~
/ โ
ใ ตาราง
! ช
& %
↑

/ ร
=

↑ -( -
↳- เ

/. . . . .

== High
-

แทน า
↑
-
ต ด วเ
(

/
↑

3
+

2
↑

-
A
At" == เห ย

↳ #

*( ( B / =

&

แทนอก
·อ

A=

·.

2 = >

คอสอบไม่ ือก
ว เล

↳
วาจา า ม ใใ

ส ก 3 ตารา
กั
ต้
ย่
ตั
ื้
มี
ช้
ร์
ลื่
รั
ตั
ตั
ค่
 A B C =

S
"
& &
= /
-

⑧ <= -

:ก & C = ·

& - & &

· = /

ง
/ ↑ <=
& ↑

⑧ /
& ↑ C =
A

↑ ! ↑ =0

B=1 A =
-
ใต ค

แนะนเพรา
หา า จะอ

fam จาก ตาราง ความจ ง ->fl =kma

0 1 -> เ ยง
แบบ -Graycod

3
ตาราง
นะ

หายาก

<NOR
TOR,

Ar B -G + ATBC + A. B. C't #o B: <

ใหท เ
1 = #***

เก งเลย ค ือ ใ ว งล ร ใ มา สา ม

①ตาราง คลาย จ ง ->

KMap ->> สมกา
°
กั
จึ
ห้
ญ่
ริ
ห้
ห้
ำ
ร็
น่
สุ
ริ
ชี
 บ:2อ ก -

/
is
/ แ วขนาน
:
↳
3U intert
ไ นเอิสตอน
Its (B. 8)

- %↳
(
And อสอบไม
↳
สวนเ
·
-
·

~
/is
<

↳ ค

V
ID

#
# =
2 ⑤
=

/
B
&
-
2
A
·
A

&

=I ↓
-

↓ss

เห อ ด. 3 กลอง แทน ด

A, B, C = 1 #
2.) = &

ปรากฏ า า ค. . z=
/3.
2 =

ตอบ &

Active low
-> อ งอ อ บ
านบ

อ งอ
Active High - บ

านล
กั
ส่
ม่
ข้
ด้
ยู่กั
ต้
ด้
กั
ล้
มี
ยู่
วิ
นุ
ลื
ว่
ต้
 เ ่มความแร, เฉ
/

⑧
ก

/
พิ