Machine Translated by Google

Chương 4 Tín hiệu số

mục tiêu

Mục tiêu của chương này là, sau khi nghiên cứu nó, người đọc sẽ có thể: •Giải thích các
nguyên tắc và phương pháp chính của bộ chuyển đổi tương tự sang số và từ số sang tương tự.

4.1 Tín hiệu số

Đầu ra từ hầu hết các cảm biến có xu hướng ở dạng tương tự, kích thước của đầu
ra liên quan đến kích thước của đầu vào. Khi bộ vi xử lý được sử dụng như một
phần của hệ thống đo lường hoặc điều khiển, đầu ra tương tự từ cảm biến phải được
chuyển đổi thành dạng kỹ thuật số trước khi có thể sử dụng làm đầu vào cho bộ vi
xử lý. Tương tự, hầu hết các bộ truyền động hoạt động với đầu vào tương tự và do
đó đầu ra kỹ thuật số từ bộ vi xử lý phải được chuyển đổi thành dạng tương tự
trước khi nó có thể được sử dụng làm đầu vào bởi bộ truyền động.

4.1.1Số nhị phân

Hệ thống nhị phân chỉ dựa trên hai ký hiệu hoặc trạng thái 0 và 1, đây có thể là
tín hiệu 0 V và 5 V. Chúng được gọi là đào nhị phân hoặc bit .
Khi một số được biểu diễn bằng hệ thống này, vị trí chữ số trong số biểu thị trọng
số gắn liền với mỗi chữ số, trọng số tăng theo hệ số 2 khi chúng ta tiến hành từ
phải sang trái:

. . . 23 22 21 20

bit 3 bit 2 bit 1 bit 0

Ví dụ: số thập phân 15 là 20 1 21 1 22 1 23 5 1111 trong hệ nhị phân. Trong số nhị

phân, bit 0 được gọi là bit có trọng số nhỏ nhất
(LSB) và bit cao nhất là bit quan trọng nhất (MSB). Sự kết hợp các bit để biểu diễn
một số được gọi là một từ . Như vậy 1111 là một từ 4 bit. Một từ như vậy có thể
được sử dụng để biểu thị kích thước của tín hiệu. Thuật ngữ byte được sử dụng cho
nhóm 8 bit. Xem Phụ lục B để biết thêm thảo luận về số nhị phân.

4.2 Tín hiệu tương

tự và kỹ thuật số Chuyển đổi tương tự sang số bao gồm việc chuyển đổi tín hiệu tương tự thành các
từ nhị phân. Hình 4.1(a) thể hiện các yếu tố cơ bản của chuyển đổi tương tự sang
số.
Machine Translated by Google

96 Chương 4 Tín hiệu số

Hình 4.1 (a) Chuyển đổi tương Đầu vào: Đầu ra:
mẫu và Bộ chuyển đổi

tự sang số, (b) đầu vào tương tự, giữ tương tự sang số
tương tự tín hiệu kĩ thuật số

(c) tín hiệu đồng hồ, (d) tín hiệu

tín hiệu được lấy

(Một)

mẫu, (e) tín hiệu được lấy mẫu và giữ.

un
g íh
ệồ
i T
đ
ít
nư
uệi
ựT
h
0

gnơ
Thời gian Thời gian

(b) (c)
nẫ
uu
ệ
y ím
i
ấ T
h
l

0 0

yi
u
ữ ấg
ẫ
à L
m
v
Thời gian

Thời gian

(d) (e)

Quy trình được sử dụng là đồng hồ cung cấp các xung tín hiệu thời gian đều
đặn cho bộ chuyển đổi tương tự sang số (ADC) và mỗi khi nhận được xung, nó sẽ
lấy mẫu tín hiệu tương tự. Hình 4.1 minh họa quá trình chuyển đổi tương tự
sang số này bằng cách hiển thị các loại tín hiệu liên quan ở các giai đoạn khác nhau.
Hình 4.1(b) hiển thị tín hiệu tương tự và Hình 4.1(c) tín hiệu đồng hồ cung
cấp tín hiệu thời gian tại đó việc lấy mẫu xảy ra. Kết quả của việc lấy mẫu là
một chuỗi xung hẹp (Hình 4.1(d)). Sau đó, một bộ phận lấy mẫu và giữ được sử
dụng để giữ từng giá trị được lấy mẫu cho đến khi xung tiếp theo xuất hiện, với
kết quả được hiển thị trong Hình 4.1(e). Bộ phận lấy mẫu và giữ là cần thiết vì
ADC yêu cầu một khoảng thời gian hữu hạn, gọi là thời gian chuyển đổi, để chuyển
đổi tín hiệu tương tự thành tín hiệu số.
Mối quan hệ giữa đầu vào được lấy mẫu và giữ và đầu ra của ADC được minh
họa bằng biểu đồ trong Hình 4.2 cho đầu ra kỹ thuật số

Hình 4.2 Đầu vào/đầu ra Đường tỷ lệ

của ADC. 111
Lượng tử hóa
lỗi 1/2 bit
110

101 Lượng tử hóa

mức độ
100
uầĐ

011

010
1 LSB

001

000
0 1/8 2/8 3/8 4/8 5/8 6/8 8/7 8/8

Điện áp đầu vào tương tự là một phần của đầu vào toàn thang đo
Machine Translated by Google

4.2 Tín hiệu tương tự và tín hiệu số 97

được giới hạn ở 3 bit. Với 3 bit có 23 5 8 mức đầu ra có thể. Do đó, do đầu
ra của ADC đại diện cho đầu vào tương tự chỉ có thể là một trong tám mức có
thể này, nên có một phạm vi đầu vào mà đầu ra không thay đổi. Tám mức đầu ra
có thể được gọi là mức lượng tử hóa và sự khác biệt về điện áp tương tự
giữa hai mức liền kề được gọi là khoảng lượng tử hóa. Do đó, đối với ADC
trong Hình 4.2, khoảng lượng tử hóa là 1 V. Do tính chất giống như bước của
mối quan hệ, đầu ra kỹ thuật số không phải lúc nào cũng tỷ lệ với đầu vào
tương tự và do đó sẽ có lỗi, điều này được gọi là lượng tử hóa lỗi.

Khi đầu vào được căn giữa trong khoảng, lỗi lượng tử hóa bằng 0, 61
sai số tối đa bằng một nửa khoảng thời gian hoặc 2
chút.

Độ dài từ có thể xác định độ phân giải của phần tử, tức là sự thay đổi nhỏ
nhất ở đầu vào sẽ dẫn đến thay đổi ở đầu ra kỹ thuật số. Sự thay đổi nhỏ nhất
trong đầu ra kỹ thuật số là 1 bit ở vị trí bit ít quan trọng nhất trong từ,
tức là bit ngoài cùng bên phải. Do đó, với độ dài từ n bit, VFS đầu vào tương
tự toàn thang đo được chia thành 2n phần và do đó sự thay đổi tối thiểu trong
đầu vào có thể được phát hiện, tức là độ phân giải, là VFS2n .
Do đó, nếu chúng ta có một ADC có độ dài từ 10 bit và phạm vi đầu vào tín
hiệu tương tự là 10 V thì số mức với từ 10 bit là 210 5 1024 và do đó độ
phân giải là 101024 5 9,8 mV.

Hãy xem xét một cặp nhiệt điện cho đầu ra 0,5 mV°C. Độ dài từ cần thiết là
bao nhiêu khi đầu ra của nó đi qua ADC nếu nhiệt độ từ 0 đến 200°C được đo
với độ phân giải 0,5°C?
Đầu ra toàn thang đo từ cảm biến là 200 3 0,5 5 100 mV. Với độ dài từ n, điện
áp này sẽ được chia thành các bước 1002n mV. Để có độ phân giải 0,5°C, chúng
ta phải có khả năng phát hiện tín hiệu từ cảm biến 0,5 3 0,5 5
0,25mV. Vì vậy chúng tôi yêu cầu

100
0,25 5
2n

Do đó n 5 8.6. Do đó cần có độ dài từ 9 bit.

4.2.1Định lý lấy mẫu

ADC lấy mẫu tín hiệu tương tự theo chu kỳ đều đặn và chuyển đổi các giá trị
này thành các từ nhị phân. Tín hiệu tương tự nên được lấy mẫu thường xuyên
như thế nào để cho ra đầu ra đại diện cho tín hiệu tương tự?
Hình 4.3 minh họa vấn đề với các tốc độ lấy mẫu khác nhau được sử dụng
cho cùng một tín hiệu tương tự. Khi tín hiệu được tái tạo từ các mẫu, chỉ
khi tốc độ lấy mẫu ít nhất gấp đôi tần số cao nhất trong tín hiệu tương tự
thì mẫu mới cho dạng tín hiệu ban đầu. Tiêu chí này được gọi là tiêu chí
Nyquist hoặc định lý lấy mẫu của Shannon. Khi tốc độ lấy mẫu nhỏ hơn hai lần
tần số cao nhất, việc tái tạo có thể biểu thị một số tín hiệu tương tự khác
và chúng ta thu được hình ảnh sai lệch của tín hiệu thực. Điều này được gọi
là bí danh. Trong Hình 4.3(c), đây có thể là tín hiệu tương tự có tần số nhỏ
hơn nhiều so với tần số của tín hiệu tương tự đã được lấy mẫu.

Bất cứ khi nào tín hiệu được lấy mẫu quá chậm, có thể xảy ra sự hiểu sai
về các thành phần tần số cao khi phát sinh từ các bí danh tần số thấp hơn.
Machine Translated by Google

98 Chương 4 Tín hiệu số

Tín hiệu lấy mẫu Thời gian Tín hiệu lấy mẫu

Thời gian

(Một)

Thời gian

(b) (c)

Hình 4.3 Ảnh hưởng của tần số lấy mẫu: (a) tín hiệu tương tự, (b) tín hiệu lấy mẫu,

(c) tín hiệu lấy mẫu.

Nhiễu tần số cao cũng có thể tạo ra lỗi trong quá trình chuyển đổi. Để giảm
thiểu lỗi do cả nhiễu răng cưa và nhiễu tần số cao, bộ lọc thông thấp được
sử dụng trước ADC, bộ lọc có băng thông sao cho nó chỉ truyền các tần số
thấp mà tốc độ lấy mẫu sẽ không gây ra lỗi răng cưa. Bộ lọc như vậy được
gọi là bộ lọc khử răng cưa.

4.2.2Chuyển đổi số sang tương tự

Đầu vào của bộ chuyển đổi kỹ thuật số sang tương tự (DAC) là một từ nhị
phân; đầu ra là tín hiệu tương tự biểu thị tổng trọng số của các bit khác
0 được biểu thị bằng từ. Vì vậy, ví dụ, đầu vào 0010 phải cho đầu ra
tương tự gấp đôi đầu vào 0001.
Hình 4.4 minh họa điều này đối với đầu vào DAC có độ phân giải 1 V đối với
các từ nhị phân không dấu. Mỗi bit bổ sung sẽ tăng điện áp đầu ra thêm 1 V.
Hãy xem xét tình huống trong đó bộ vi xử lý đưa ra đầu ra của một từ 8
bit. Điều này được đưa qua DAC 8 bit tới van điều khiển. Van điều khiển
cần 6,0 V để mở hoàn toàn. Nếu trạng thái mở hoàn toàn được biểu thị bằng
11111111 thì đầu ra của van sẽ thay đổi 1 bit như thế nào?

Điện áp đầu ra toàn thang đo 6,0 V sẽ được chia thành 28 khoảng. MỘT
do đó, thay đổi 1 bit là thay đổi điện áp đầu ra 6,0/28 5 0,023 V.

Hình 4.4 Đầu vào/đầu ra

của DAC. số 8

5
nC
i âà
ả
a ộ1
h
i
ủ
A đ
p
g
c
D
l
V
uầĐ

0
000 010 100 110

001 011 101 111

Đầu vào kỹ thuật số

Machine Translated by Google

4.3 Bộ chuyển đổi kỹ thuật số sang tương tự và tương tự sang kỹ thuật số 99

4.3 Bộ chuyển

đổi kỹ thuật số Sau đây là các dạng DAC và ADC thường gặp.
sang tương tự

và
tương tự sang kỹ thuật số
4.3.1DAC

Một dạng DAC đơn giản sử dụng bộ khuếch đại tổng (xem Phần 3.2.3) để tạo
thành tổng có trọng số của tất cả các bit khác 0 trong từ đầu vào (Hình
4.5). Điện áp tham chiếu được kết nối với các điện trở bằng các công tắc
điện tử đáp ứng nhị phân 1. Các giá trị của điện trở đầu vào phụ thuộc
vào bit nào trong từ mà công tắc đang phản hồi, giá trị của điện trở đối
với các bit liên tiếp từ LSB là giảm đi một nửa. Do đó tổng các điện áp
là tổng có trọng số của các chữ số trong từ. Hệ thống như vậy được gọi
là mạng điện trở có trọng số. Chức năng của mạch op-amp là hoạt động như
một bộ đệm để đảm bảo rằng dòng điện ra khỏi mạng điện trở không bị ảnh
hưởng bởi tải đầu ra và cũng để có thể điều chỉnh mức tăng để đưa ra
dải điện áp đầu ra phù hợp với Ứng dụng đặc biệt.

Hình 4.5 DAC điện trở có trọng số. VREF

LSB
R

R/2

R/4

+ đầu ra
MSB
R/8

điện tử
công tắc

Một vấn đề với mạng điện trở có trọng số là các điện trở phải được sử
dụng chính xác cho từng điện trở và rất khó để có được các điện trở như
vậy trên phạm vi rộng cần thiết. Kết quả là dạng DAC này có xu hướng bị
giới hạn ở chuyển đổi 4 bit.
Phiên bản khác, được sử dụng phổ biến hơn, sử dụng mạng bậc thang R–2R
(Hình 4.6). Điều này khắc phục được vấn đề thu được điện trở chính xác

Hình 4.6 DAC bậc thang R–2R . R R R

VREF

điện tử 2R 2R 2R 2R
công tắc

kích hoạt bởi

2R
điện tử
1 0 1 0 1 0 1 0
tín hiệu đầu vào

+ đầu ra
Machine Translated by Google

100 Chương 4 Tín hiệu số

Hình 4.7 DAC ZN558D.

NGOÀI 14
16 Tương tự
Thang R–2R
đất
+2,5V
Thẩm quyền giải quyết

Mặt đất tương tự 13 Công tắc 15 VREF VÀO

VCC 11 9 Không có kết nối

Mặt đất kỹ thuật số 6 Chốt dữ liệu 10 BẬT

8 7 6 5 4 3 2 1

LSB MSB

Đầu ra kỹ thuật số

trên một phạm vi rộng các giá trị, chỉ cần hai giá trị. Điện áp đầu ra được tạo
ra bằng cách chuyển đổi các phần của thang sang điện áp tham chiếu hoặc 0 V tùy
theo đầu vào kỹ thuật số có 1 hay 0.
Hình 4.7 hiển thị chi tiết về DAC đầu vào chốt 8 bit GEC Plessey ZN558D sử
dụng mạng bậc thang R-2R . Sau khi quá trình chuyển đổi hoàn tất, kết quả 8 bit
được đặt trong một chốt bên trong cho đến khi quá trình chuyển đổi tiếp theo hoàn tất.
Dữ liệu được giữ trong chốt khi ENABLE ở mức cao, chốt được cho là trong suốt
khi ENABLE ở mức thấp. Chốt chỉ là một thiết bị để giữ lại đầu ra cho đến khi có
thiết bị mới thay thế. Khi DAC có chốt, nó có thể được giao tiếp trực tiếp với
bus dữ liệu của bộ vi xử lý và được xử lý như một địa chỉ để gửi dữ liệu. Một
DAC không có chốt sẽ được kết nối thông qua bộ chuyển đổi giao diện ngoại vi
(PIA), một thiết bị cung cấp chức năng chốt (xem Phần 13.4).
Hình 4.8 cho thấy cách ZN558D có thể được sử dụng với bộ vi xử lý khi đầu ra
được yêu cầu là điện áp thay đổi từ 0 đến điện áp tham chiếu, điều này được gọi
là hoạt động đơn cực. Với 5 2,5 V, phạm vi đầu ra là 15 V khi R1 5 8 kV và R2 5
Vref 8 kV
in và phạm vi là 110 V khi R1 5 16 kV và R2 5 5,33 kV.

Hình 4.8 Hoạt động đơn cực. R1

R2
MỘT

đầu ra

1 16 +
2 15

3 14

4 13
ZN558D A = mặt đất tương tự
5 12
D = mặt đất kỹ thuật số

6 11
390 Ω
7 10

số 8 9 +5V
1 µF

CHO PHÉP D
MỘT
Machine Translated by Google

4.3 Bộ chuyển đổi kỹ thuật số sang tương tự và tương tự sang kỹ thuật số 101

Thông số kỹ thuật của DAC bao gồm các thuật ngữ như sau.

1 Đầu ra toàn thang đo, tức là đầu ra khi từ đầu vào đều là số một. Vì
ZN558D thường là 2.550 V.
2 Độ phân giải, DACS 8 bit thường phù hợp với hầu hết các bộ vi xử lý
hệ thống điều khiển. ZN558D là 8 bit.
3 Thời gian ổn định, đây là thời gian mà DAC cần để đạt được điện áp mới
1
2 trong phạm vi LSB sau khi thay đổi nhị phân. Đây là 800 ns cho ZN558D.

4 Độ tuyến tính, đây là độ lệch tối đa so với đường thẳng qua điểm 0 và toàn
bộ phạm vi đầu ra. Đây là mức tối đa 60,5 LSB cho ZN558D.

4.3.2ADC

Đầu vào của ADC là tín hiệu tương tự và đầu ra là một từ nhị phân biểu thị
mức tín hiệu đầu vào. Có một số dạng ADC, phổ biến nhất là các dạng xấp xỉ
liên tiếp, đường dốc, đường dốc kép và flash.
Phương pháp xấp xỉ liên tiếp có lẽ là phương pháp được sử dụng phổ biến nhất.
Hình 4.9 minh họa các hệ thống con có liên quan. Điện áp được tạo ra bởi một
đồng hồ phát ra một chuỗi xung đều đặn được đếm theo kiểu nhị phân và từ nhị
phân thu được được chuyển đổi thành điện áp tương tự bằng DAC.
Điện áp này tăng theo từng bước và được so sánh với điện áp đầu vào tương
tự từ cảm biến. Khi điện áp do đồng hồ tạo ra vượt qua điện áp tương tự đầu
vào, các xung từ đồng hồ sẽ không được đếm do cổng bị đóng.
Đầu ra từ bộ đếm tại thời điểm đó là biểu diễn kỹ thuật số của điện áp tương
tự. Mặc dù việc so sánh có thể được thực hiện bằng cách bắt đầu đếm từ 1,
LSB, sau đó tiến dần lên từng chút một, một phương pháp nhanh hơn là bằng
các phép tính gần đúng liên tiếp. Điều này liên quan đến việc chọn MSB nhỏ
hơn giá trị tương tự, sau đó thêm các bit nhỏ hơn liên tiếp mà tổng số
không vượt quá giá trị tương tự. Ví dụ: chúng ta có thể bắt đầu so sánh với
1000. Nếu số này quá lớn, chúng ta thử 0100. Nếu số này quá nhỏ, chúng ta thử 0110.
Nếu giá trị này quá lớn, chúng ta thử 0101. Vì mỗi bit trong từ được thử
theo trình tự nên với một từ n-bit chỉ cần n bước để thực hiện so sánh. Do
đó, nếu đồng hồ có tần số f thì thời gian giữa các xung là 1/f . Do đó thời
gian cần thiết để tạo ra từ, tức là thời gian chuyển đổi, là nf.
Hình 4.10 cho thấy dạng điển hình của ADC 8 bit (GEC Plessey ZN439) được
thiết kế để sử dụng với bộ vi xử lý và sử dụng phương pháp xấp xỉ liên tiếp.
Hình 4.11 cho thấy cách nó có thể được kết nối để nó được điều khiển bởi bộ
vi xử lý và gửi đầu ra kỹ thuật số của nó tới bộ điều khiển.

Hình 4.9 ADC xấp xỉ liên

Cái đồng hồ

tiếp. Kiểm soát việc tiếp nhận các xung tới

Bộ so sánh
sổ đăng ký lưu trữ

Tương tự
đầu vào lưu trữ 4-bit
Cổng 1 0 0 0
đăng ký

ĐẮC

Đầu ra kỹ thuật số
Machine Translated by Google

102 Chương 4 Tín hiệu số

Bộ so sánh
Đầu vào tương tự 7 +

VCC 5

VREF TRONG 11 ĐẮC 8-bit 12 REXT

VREF RA 10

kế tiếp
Tham chiếu có
sự gần đúng Cái đồng hồ
22 RCK
VREF TRIM 9 thể cắt bớt
đăng ký

22 CCK
Mặt đất tương tự 8

Đăng ký
Giao diện
Và

kiểm soát logic

Mặt đất kỹ thuật số 6 Đệm

13 20 4 3 2 1
MSB LSB
chọn chip

Đầu ra kỹ thuật số Kích hoạt đầu ra

Bắt đầu chuyển đổi

Trạng thái

Hình 4.10 ZN439 ADC.

Hình 4.11 ZN439 được kết nối Đầu vào tương tự

2,7 kΩ Độ lệch Op-amp

với bộ vi xử lý. 7 điều chỉnh

5 82 kΩ
V
Thẩm quyền giải quyết

+5V
điện áp trong 12
1,6 kΩ 5 V

11
ZN439
10 22

0,47 µF 9 Cái đồng hồ 1,5 kΩ

10 kΩ
số 8 21
6 13 20 4 3 2 1 100 pF

Đầu vào kỹ thuật số WR CS chọn chip

Trạng thái RD
Kích hoạt đầu ra
Bộ vi xử lý

Bắt đầu chuyển đổi

bộ vi xử lý. Tất cả các mạch hoạt động, bao gồm cả đồng hồ, đều được chứa trên
một con chip. ADC được chọn đầu tiên bằng cách đưa chân chọn chip xuống mức thấp.
Khi chân chuyển đổi bắt đầu nhận được xung âm thì quá trình chuyển đổi bắt đầu.
Khi kết thúc quá trình chuyển đổi, chân trạng thái sẽ ở mức thấp. Đầu ra kỹ thuật
số được gửi đến bộ đệm bên trong, nơi nó được giữ cho đến khi được đọc do chân
cho phép đầu ra ở mức thấp.
Machine Translated by Google

4.3 Bộ chuyển đổi kỹ thuật số sang tương tự và tương tự sang kỹ thuật số 103

Hình 4.12 Đường dốc ADC.

Cái đồng hồ

Bộ so sánh

quầy đăng ký

Tương tự Cổng 1 0 0 1

đầu vào

Con dốc

máy phát điện

Đầu ra kỹ thuật số

Dạng tăng tốc của ADC bao gồm một điện áp tương tự được tăng với tốc
độ không đổi, được gọi là điện áp tăng dần và được áp dụng cho bộ so
sánh để so sánh với điện áp tương tự từ cảm biến. Thời gian để điện áp
tăng đến giá trị điện áp cảm biến sẽ phụ thuộc vào kích thước của điện
áp tương tự được lấy mẫu. Khi điện áp tăng dần bắt đầu, một cổng sẽ mở
ra để khởi động bộ đếm nhị phân đếm các xung thông thường từ đồng hồ.
Khi hai điện áp bằng nhau, cổng sẽ đóng lại và từ được bộ đếm biểu thị
là biểu diễn kỹ thuật số của điện áp tương tự được lấy mẫu. Hình 4.12
chỉ ra các hệ thống con liên quan đến dạng đường nối của ADC.

Bộ chuyển đổi đường dốc kép phổ biến hơn đường nối đơn.
Hình 4.13 thể hiện mạch cơ bản. Điện áp tương tự được đưa vào bộ tích
hợp để điều khiển bộ so sánh. Đầu ra từ bộ so sánh tăng cao ngay khi đầu
ra của bộ tích phân lớn hơn vài milivolt. Khi đầu ra của bộ so sánh ở
mức cao, cổng AND truyền xung tới bộ đếm nhị phân.
Bộ đếm đếm xung cho đến khi tràn. Sau đó, bộ đếm sẽ đặt lại về 0, gửi tín
hiệu đến một công tắc ngắt kết nối điện áp không xác định và kết nối với
điện áp tham chiếu và bắt đầu đếm lại. Cực tính của điện áp tham chiếu
ngược với cực tính của điện áp đầu vào. Điện áp tích hợp sau đó giảm với
tốc độ tỷ lệ thuận với điện áp tham chiếu. Khi đầu ra của bộ tích phân
đạt đến 0, bộ so sánh xuống mức thấp, đưa cổng AND xuống mức thấp và do
đó tắt đồng hồ. Số đếm sau đó là thước đo điện áp đầu vào tương tự. ADC
đường dốc kép có khả năng loại bỏ tiếng ồn tuyệt vời

nhà tích hợp

Đầu vào tương tự

Bộ so sánh

Tràn ra
+
Thẩm quyền giải quyết
+
đầu vào
uầĐ

Tràn ra

Thời gian
Đếm
Quầy tính tiền &

Cái đồng hồ

Đầu ra kỹ thuật số

Hình 4.13 ADC đường dốc kép.

Machine Translated by Google

104 Chương 4 Tín hiệu số

Hình 4.14 Flash ADC. Bộ so sánh

Đầu vào tương tự

Đầu vào tham chiếu

Điện trở
Hợp lý Điện tử
thang để
cổng đầu ra
bước xuống
thẩm quyền giải quyết vân vân.

bit điện áp

từng chút một

vân vân.

bởi vì hành động tích phân tính trung bình các đóng góp âm và dương ngẫu
nhiên trong khoảng thời gian lấy mẫu. Tuy nhiên, chúng rất chậm.
ADC flash rất nhanh. Đối với bộ chuyển đổi n-bit, các bộ so sánh điện áp
riêng biệt 2n 2 1 được sử dụng song song, mỗi bộ có điện áp đầu vào tương
tự là một đầu vào (Hình 4.14). Một điện áp tham chiếu được đặt vào một
thang điện trở sao cho điện áp đặt làm đầu vào khác cho mỗi bộ so sánh có
kích thước lớn hơn 1 bit so với điện áp đặt vào bộ so sánh trước đó trong
thang. Do đó, khi điện áp tương tự được cấp vào ADC, tất cả các bộ so
sánh có điện áp tương tự lớn hơn điện áp tham chiếu của bộ so sánh sẽ cho
đầu ra cao và những bộ so sánh có điện áp tương tự nhỏ hơn sẽ có điện áp
thấp. Các kết quả đầu ra được cung cấp song song với hệ thống cổng logic
để chuyển chúng thành từ kỹ thuật số.
Khi xem xét các thông số kỹ thuật của ADC, chúng ta sẽ gặp phải các
thuật ngữ sau.

1 Thời gian chuyển đổi, tức là thời gian cần thiết để hoàn thành chuyển
đổi tín hiệu đầu vào. Nó thiết lập tần số tín hiệu trên có thể được lấy
mẫu mà không có răng cưa; tần số tối đa là 1 (2 3 thời gian chuyển đổi2.
2 Độ phân giải, đây là tín hiệu toàn thang chia cho 2n , trong đó n là
số bit. Nó thường chỉ được xác định bằng một câu lệnh về số bit.

3 Lỗi tuyến tính, đây là độ lệch so với đường thẳng vẽ qua

số không và quy mô đầy đủ. Tối đa là 61 LSB.
2

Bảng 4.1 trình bày một số thông số kỹ thuật chi tiết của các ADC thường được sử dụng.

Bảng 4.1 ADC.

Độ phân giải Thời gian Lỗi tuyến
ADC Kiểu (bit) chuyển đổi (ns) tính (LSB)

ZN439 SA số 8 5000 612

ZN448E SA số 8 9000 612

ADS7806 SA 12 20 000 612

ADS7078C SA 16 20 000 612

ADC302 F số 8 20 612

SA 5 xấp xỉ liên tiếp, đèn flash F 5.

Machine Translated by Google

4.4 Bộ ghép kênh 105

4.3.3 Bộ khuếch đại mẫu và giữ

Điều khiển Phải mất một khoảng thời gian hữu hạn để ADC chuyển đổi tín hiệu tương tự sang tín hiệu

số và các vấn đề có thể phát sinh nếu tín hiệu tương tự thay đổi trong thời gian chuyển đổi.

Để khắc phục điều này, hệ thống lấy mẫu và giữ được sử dụng để lấy mẫu tín hiệu

+ đầu ra tương tự và giữ nó trong khi quá trình chuyển đổi diễn ra.

Tương tự
Mạch cơ bản (Hình 4.15) bao gồm một công tắc điện tử để lấy mẫu, với
đầu vào C một tụ điện để giữ và một bộ theo dõi điện áp của bộ khuếch đại hoạt động.
Công tắc điện tử được điều khiển sao cho mẫu được lấy ngay lập tức do đầu
vào điều khiển quyết định. Khi công tắc đóng, điện áp đầu vào được đặt
Hình 4.15 Lấy mẫu và giữ. trên tụ điện và điện áp đầu ra giống như điện áp đầu vào. Nếu điện áp đầu
vào thay đổi khi công tắc đóng thì điện áp trên tụ và điện áp đầu ra cũng
thay đổi tương ứng. Khi công tắc mở, tụ điện vẫn giữ điện tích và điện áp
đầu ra vẫn bằng điện áp đầu vào tại thời điểm công tắc được mở. Do đó,
điện áp được giữ cho đến khi công tắc đóng lại. Thời gian cần thiết để tụ
điện nạp vào mẫu mới của điện áp tương tự đầu vào được gọi là thời gian
thu và phụ thuộc vào giá trị của điện dung và điện trở mạch khi bật công
tắc. Các giá trị điển hình có thứ tự 4 μs.

4.4 Bộ ghép kênh

Bộ ghép kênh là một mạch có thể có dữ liệu đầu vào từ một số nguồn và sau
đó, bằng cách chọn kênh đầu vào, sẽ cung cấp đầu ra từ chỉ một trong số
chúng. Trong các ứng dụng cần thực hiện các phép đo ở một số vị trí khác
nhau, thay vì sử dụng ADC và bộ vi xử lý riêng cho mỗi phép đo, bộ ghép
kênh có thể được sử dụng để chọn lần lượt từng đầu vào và chuyển đổi nó
qua một ADC duy nhất và bộ vi xử lý (Hình 4.16). Bộ ghép kênh về cơ bản
là một thiết bị chuyển mạch điện tử cho phép lấy mẫu lần lượt từng đầu vào.

Hình 4.16 Bộ ghép kênh. Bộ điều hòa tín hiệu

Điện tử
đầu ra
ADC
Bộ ghép kênh

Đã lấy mẫu

tín hiệu

Tín hiệu chọn kênh

Để minh họa cho các loại bộ ghép kênh tương tự hiện có, DG508ACJ có
tám kênh đầu vào với mỗi kênh có địa chỉ nhị phân 3 bit cho mục đích lựa
chọn. Thời gian chuyển tiếp giữa các lần lấy mẫu là 0,6 μs.

4.4.1Bộ ghép kênh kỹ thuật số

Hình 4.17 cho thấy nguyên lý cơ bản của bộ ghép kênh có thể được sử dụng
để chọn đầu vào dữ liệu số; để đơn giản chỉ có hệ thống kênh hai đầu vào là
Machine Translated by Google

106 Chương 4 Tín hiệu số

Hình 4.17 Bộ ghép

kênh hai kênh.
& Dữ liệu

Dữ liệu đầu vào

đầu vào ≥1 đầu ra

đầu ra

&
1
Lựa chọn Lựa chọn

cho xem. Mức logic được áp dụng cho đầu vào được chọn sẽ xác định cổng AND nào
được kích hoạt để dữ liệu đầu vào của nó đi qua cổng OR đến đầu ra (xem Chương
5 để thảo luận về các cổng đó). Một số dạng bộ ghép kênh có sẵn trong các gói
tích hợp. 151 loại cho phép chọn một dòng trong số 8 dòng, 153 loại một dòng từ
bốn đầu vào được cung cấp dưới dạng dữ liệu trên hai dòng, mỗi loại 157 loại
một dòng từ hai đầu vào được cung cấp dưới dạng dữ liệu trên bốn dòng.

4.4.2 Ghép kênh phân chia theo thời gian

Thông thường cần có một số thiết bị ngoại vi để chia sẻ cùng một đường vào/ra
từ bộ vi xử lý. Để mỗi thiết bị ngoại vi có thể được cung cấp dữ liệu khác
nhau, cần phải phân bổ cho mỗi khe thời gian cụ thể trong đó dữ liệu được
truyền. Điều này được gọi là ghép kênh phân chia thời gian. Hình 4.18 minh họa
cách điều này có thể được sử dụng để điều khiển hai thiết bị hiển thị. Trong
Hình 4.18(a) hệ thống không được ghép kênh theo thời gian, trong (b) thì đúng như vậy.

Hình 4.18 Ghép kênh phân

chia thời gian.
Đường tới

chọn

trưng bày
ộlB
v
x

ộlB
v
x
i
ử
ý

i
ử
ý

(Một) (b)

4.5 Thu thập dữ liệu

Thuật ngữ thu thập dữ liệu, hay DAQ, được sử dụng cho quá trình lấy dữ liệu từ
các cảm biến và nhập dữ liệu đó vào máy tính để xử lý. Các cảm biến được kết
nối, thường thông qua một số điều hòa tín hiệu, với bảng thu thập dữ liệu được
cắm vào mặt sau của máy tính (Hình 4.19(a)). Bảng DAQ là một bảng mạch in, đối
với đầu vào tương tự, về cơ bản cung cấp bộ ghép kênh, khuếch đại, chuyển đổi
tương tự sang số, các thanh ghi và mạch điều khiển để áp dụng các tín hiệu số
được lấy mẫu vào hệ thống máy tính. Hình 4.19(b) thể hiện các thành phần cơ
bản của một bảng như vậy.
Machine Translated by Google

4.5 Thu thập dữ liệu 107

Tín hiệu

điều hòa
Cảm biến
Điều khiển

Tương tự Bộ đa Bộ Điều khiển

ADC
khuếch đại Dữ liệu
ĐẮC đầu vào lớp và trạng thái
đăng ký
Cái bảng đăng ký

Máy tính

Đầu nối cho

mạch máy tính

(Một)
(b)

Hình 4.19 Hệ thống DAQ.

Phần mềm máy tính được sử dụng để kiểm soát việc thu thập dữ liệu thông qua bảng
DAQ. Khi chương trình yêu cầu đầu vào từ một cảm biến cụ thể, nó sẽ kích hoạt bảng
bằng cách gửi một từ điều khiển đến thanh ghi điều khiển và trạng thái.
Một từ như vậy chỉ ra loại hoạt động mà bảng phải thực hiện.
Kết quả là bo mạch sẽ chuyển bộ ghép kênh sang kênh đầu vào thích hợp. Đầu vào từ cảm
biến được kết nối với kênh đầu vào đó sau đó được truyền qua bộ khuếch đại tới ADC.
Sau khi chuyển đổi, tín hiệu số thu được sẽ được chuyển đến thanh ghi dữ liệu và từ
trong thanh ghi điều khiển và trạng thái thay đổi để cho biết tín hiệu đã đến. Theo tín
hiệu đó, máy tính sẽ phát tín hiệu để dữ liệu được đọc và đưa vào máy tính xử lý. Tín
hiệu này là cần thiết để đảm bảo rằng máy tính không chờ đợi mà không làm gì trong khi
bo mạch tiến hành thu thập dữ liệu mà sử dụng tín hiệu này để báo hiệu cho máy tính khi
quá trình thu thập hoàn tất và sau đó máy tính có thể làm gián đoạn bất kỳ chương
trình nào mà nó đang thực hiện, đọc dữ liệu từ DAQ và sau đó tiếp tục với chương trình
của nó. Hệ thống nhanh hơn không yêu cầu máy tính chuyển dữ liệu vào bộ nhớ mà chuyển
dữ liệu thu được trực tiếp từ bo mạch sang bộ nhớ mà không liên quan đến máy tính, đây
được gọi là địa chỉ bộ nhớ trực tiếp (DMA).

Thông số kỹ thuật cho bảng DAQ bao gồm tốc độ lấy mẫu cho đầu vào tương tự, có thể
là 100 kS/s (100 000 mẫu mỗi giây).
Tiêu chí lấy mẫu của Nyquist chỉ ra rằng tần số tối đa của tín hiệu tương tự có thể
được lấy mẫu bằng bảng như vậy là 50 kHz, tốc độ lấy mẫu phải gấp đôi thành phần tần
số tối đa. Ngoài các chức năng cơ bản trên của bảng DAQ, nó cũng có thể cung cấp đầu
ra tương tự, bộ hẹn giờ và bộ đếm có thể được sử dụng để cung cấp bộ kích hoạt cho hệ
thống cảm biến.

Là một ví dụ về bo mạch đa chức năng giá rẻ để sử dụng với máy tính IBM, Hình 4.20
cho thấy cấu trúc cơ bản của bo mạch DAQ PC-LPM-16 của National Instruments. Bảng này
có 16 kênh đầu vào tương tự, tốc độ lấy mẫu 50 kS/s, đầu vào kỹ thuật số 8 bit và đầu
ra kỹ thuật số 8 bit và bộ đếm/bộ đếm thời gian có thể cung cấp đầu ra. Các kênh có thể
được quét theo trình tự, lần lượt đọc một lần từ mỗi kênh hoặc có thể quét liên tục
một kênh.

4.5.1 Độ chính xác của dữ liệu

Ưu điểm của xử lý tín hiệu số là hai dải điện áp được sử dụng thay vì hai mức điện áp
chính xác để phân biệt giữa hai trạng thái nhị phân cho mỗi bit. Do đó độ chính xác của
dữ liệu ít bị ảnh hưởng bởi tiếng ồn, độ lệch,
Machine Translated by Google

108 Chương 4 Tín hiệu số

Hình 4.20 Bo mạch PC-LPM-16 Phần tử vào trước, ra trước,

DAQ. lưu trữ mẫu tạm thời

lệnh chuyển đang chờ xử lý Bộ khuếch đại Đầu vào tương tự

máy tính Đa-

FIFO ADC
giao diện sự phức tạp

Bộ đếm quét

Thời gian A/D

Đầu vào cho điều khiển bên ngoài

Cổng vào

1 MHz
Quầy tính tiền/ Đầu vào đồng hồ

uầĐ
uầĐ

hẹn giờ

Đầu ra bộ đếm/hẹn giờ

Ngắt
Ngắt bên ngoài

Đầu vào kỹ thuật số

I/O kỹ thuật số Đầu ra kỹ thuật số

dung sai của thành phần và các yếu tố khác gây ra sự dao động về điện áp có thể rất
quan trọng đối với việc truyền tải dưới dạng điện áp tương tự. Ví dụ: trong hệ
thống 5 V, chênh lệch giữa hai trạng thái nhị phân thường tối thiểu là 3 V. Vì
vậy, hai tín hiệu có thể là 0 và 5 V hoặc 1 V và 4 V và vẫn được phân biệt là 0 và
1.

4.5.2Phương pháp chẵn lẻ để phát hiện lỗi

Việc di chuyển dữ liệu số từ vị trí này sang vị trí khác có thể dẫn đến lỗi đường
truyền, bộ thu không nhận được tín hiệu giống như tín hiệu do bộ phát truyền do
nhiễu điện trong quá trình truyền.
Đôi khi một xung nhiễu có thể đủ lớn tại một số điểm để làm thay đổi mức logic của
tín hiệu. Ví dụ: chuỗi 1001 có thể được truyền và nhận như thể 1101. Để phát hiện
các lỗi như vậy, bit chẵn lẻ thường được sử dụng.
Bit chẵn lẻ là bit 0 hoặc 1 bổ sung được gắn vào nhóm mã khi truyền. Trong chẵn
lẻ, giá trị của bit được chọn sao cho tổng số đơn vị trong nhóm mã, bao gồm cả
bit chẵn lẻ, là số chẵn. Ví dụ: khi truyền 1001, bit chẵn lẻ được sử dụng sẽ là 0
để tạo ra 01001 và do đó là số chẵn. Khi truyền 1101, bit chẵn lẻ được sử dụng sẽ
là 1 để tạo ra 11101 và do đó là số chẵn. Với tính chẵn lẻ lẻ , bit chẵn lẻ được
chọn sao cho tổng số bit chẵn lẻ, bao gồm cả bit chẵn lẻ, là số lẻ. Do đó, nếu ở
bên nhận số lượng đơn vị trong nhóm mã không đạt được tính chẵn lẻ cần thiết thì
bên nhận sẽ biết rằng có lỗi và có thể yêu cầu truyền lại nhóm mã đó.

Một phần mở rộng của kiểm tra tính chẵn lẻ là kiểm tra tổng trong đó các khối
mã có thể được kiểm tra bằng cách gửi một chuỗi bit biểu thị tổng nhị phân của chúng.
Kiểm tra tính chẵn lẻ và tổng chỉ có thể phát hiện các lỗi đơn lẻ trong các khối
mã; lỗi kép không bị phát hiện. Ngoài ra, lỗi không được xác định để người nhận
có thể sửa lỗi. Nhiều kỹ thuật và phương pháp phát hiện lỗi để xác định lỗi đã
được nghĩ ra.
Machine Translated by Google

4.6 Xử lý tín hiệu số 109

4.6 Xử lý tín
Thuật ngữ xử lý tín hiệu số hoặc xử lý tín hiệu thời gian rời rạc
hiệu số
được sử dụng để xử lý tín hiệu bằng bộ vi xử lý. Tín hiệu số là tín hiệu rời rạc
theo thời gian ở chỗ chúng không phải là hàm liên tục theo thời gian mà chỉ tồn tại
ở những thời điểm rời rạc. Trong khi việc điều hòa tín hiệu của tín hiệu tương tự
yêu cầu các thành phần như bộ khuếch đại và mạch lọc thì việc điều hòa tín hiệu số
có thể được thực hiện bằng một chương trình áp dụng cho bộ vi xử lý, tức là xử lý
tín hiệu. Để thay đổi các đặc tính của bộ lọc được sử dụng với tín hiệu tương tự,
cần phải thay đổi các thành phần phần cứng, trong khi để thay đổi các đặc tính của
bộ lọc kỹ thuật số, tất cả những gì cần thiết là thay đổi phần mềm, tức là chương
trình hướng dẫn được cung cấp cho bộ vi xử lý.
Với hệ thống xử lý tín hiệu số, có đầu vào của một từ biểu thị kích thước của
xung và đầu ra của một từ khác. Xung đầu ra tại một thời điểm cụ thể được hệ thống
tính toán là kết quả của việc xử lý xung đầu vào hiện tại, cùng với các xung đầu
vào trước đó và có thể cả đầu ra hệ thống trước đó.

Ví dụ: chương trình được bộ vi xử lý sử dụng có thể đọc giá trị của đầu vào
hiện tại và thêm vào giá trị đầu ra trước đó để tạo ra đầu ra mới. Nếu chúng ta
coi đầu vào hiện tại là xung thứ k trong chuỗi xung đầu vào thì chúng ta có thể
biểu thị xung này là x[k]. Đầu ra thứ k của chuỗi xung có thể được biểu thị bằng
y[k]. Đầu ra trước đó, tức là (k 2 xung thứ 12, có thể được biểu diễn bằng y3k 2
14. Do đó, chúng ta có thể mô tả chương trình cung cấp đầu ra thu được bằng cách
cộng giá trị đầu ra trước đó vào giá trị của đầu vào hiện tại bằng

y3k4 5 x3k4 1 y3k 2 14

Phương trình như vậy được gọi là phương trình sai phân. Nó đưa ra mối quan hệ
giữa đầu ra và đầu vào của một hệ thống thời gian rời rạc và có thể so sánh với
phương trình vi phân được sử dụng để mô tả mối quan hệ giữa đầu ra và đầu vào của
một hệ thống có đầu vào và đầu ra thay đổi liên tục theo thời gian.

Đối với phương trình sai phân ở trên, giả sử chúng ta có đầu vào của tín hiệu
sóng hình sin được lấy mẫu tạo ra một chuỗi các xung

0,5, 1,0, 0,5, 20,5, 21,0, 20,5, 0,5, 1,0, . . .

Xung đầu vào k 5 1 có kích thước 0,5. Nếu chúng ta giả sử rằng trước đó đầu ra
bằng 0 thì y3k 2 14 5 0 và y314 5 0,5 1 0 5 0,5. Xung đầu vào k 5 2 có kích thước
là 1,0 và do đó y324 5 x324 1 y32 2 14 5 1,0 1
0,5 5 1,5. Xung đầu vào k 5 3 có kích thước 0,5 và do đó y334 5 x334 1
y33 2 14 5 0,5 1 1,5 5 2,0. Xung đầu vào k 5 4 có kích thước 20,5 và do đó y344 5
x344 1 y34 2 14 5 20,5 1 2,0 5 1,5. Xung đầu vào k 5 5 có kích thước 21,0 và do đó
y354 5 x354 1 y35 2 14 5 21,0 1 1,5 5 0,5.
Do đó, đầu ra là các xung

0,5, 1,5, 2,0, 1,5, 0,5, . . .

Chúng ta có thể tiếp tục theo cách này để thu được đầu ra cho tất cả các xung.
Như một ví dụ khác về phương trình sai phân, chúng ta có thể có

y3k4 5 x3k4 1 ay3k 2 14 2 by3k 2 24

Đầu ra là giá trị của đầu vào hiện tại cộng với a lần đầu ra trước đó và trừ b lần
đầu ra cuối cùng nhưng chỉ có một đầu ra. Nếu chúng ta có 5 1 và b 5 0,5 và
Machine Translated by Google

110 Chương 4 Tín hiệu số

coi đầu vào là tín hiệu sóng hình sin được lấy mẫu được xem xét ở trên, thì đầu ra
bây giờ trở thành

0,5, 1,5, 1,75, 0,5, 21,37, . . .

Chúng ta có thể có một phương trình sai phân tạo ra đầu ra tương tự với đầu ra

có thể thu được bằng cách tích phân tín hiệu thời gian liên tục. Tích hợp tín hiệu

thời gian liên tục giữa hai thời gian có thể được coi là vùng thuộc hàm thời gian
liên tục giữa

x những khoảng thời gian đó. Do đó, nếu chúng ta xét hai tín hiệu thời gian rời rạc x[k] và x3k 2 14

xảy ra với một khoảng thời gian T giữa chúng (Hình 4.21), sự thay đổi 2T(x3k4 1 x3k
1
x[k] đó và sự 2 14 2. Do đó, nếu đầu ra là tổng của diện tích trong là diện tích trước

thay đổi diện tích này, thì phương trình sai phân là

1
x[k 1] y3k4 5 y3k 2 14 1 2T(x3k4 1 x3k 2 14 2

Đây được gọi là phép tính gần đúng Tustin cho tích phân.
Sự khác biệt có thể được tính gần đúng bằng cách xác định tốc độ thay đổi đầu
vào. Do đó, khi đầu vào thay đổi từ x3k 2 14 thành x[k] trong thời gian T thì đầu ra
Thời gian là
T

Hình 4.21 Tích hợp. y3k4 5 (x3k4 2 x3k 2 14 2 T

Bản tóm tắt

Chuyển đổi tương tự sang số bao gồm việc chuyển đổi tín hiệu tương tự thành các từ
nhị phân. Đồng hồ cung cấp tín hiệu thời gian đều đặn cho bộ chuyển đổi tương tự
sang số (ADC) và nó lấy mẫu tín hiệu tương tự ở mỗi xung đồng hồ. Sau đó, bộ phận
lấy mẫu và giữ giữ từng giá trị được lấy mẫu cho đến khi xuất hiện xung tiếp theo.
Các dạng của ADC là xấp xỉ liên tiếp, đường dốc, đường dốc kép và đèn flash.
Chuyển đổi số sang tương tự bao gồm việc chuyển đổi một từ nhị phân thành tín
hiệu tương tự. Các dạng bộ chuyển đổi kỹ thuật số sang tương tự (DAC) là điện trở
có trọng số và thang R–2R .
Bộ ghép kênh là một mạch có thể nhận dữ liệu đầu vào từ một số nguồn và sau đó,
bằng cách chọn kênh đầu vào, sẽ cung cấp đầu ra cho chỉ một trong số chúng.

Thuật ngữ thu thập dữ liệu, hay DAQ, được sử dụng cho quá trình lấy
dữ liệu từ các cảm biến và nhập dữ liệu đó vào máy tính để xử lý.
Thuật ngữ xử lý tín hiệu số hoặc xử lý tín hiệu thời gian rời rạc
được sử dụng để xử lý tín hiệu bằng bộ vi xử lý.

Các vấn đề

4.1 Độ phân giải của ADC có độ dài từ 12 bit và

phạm vi đầu vào tín hiệu tương tự là 100 V?

4.2 Một cảm biến cho đầu ra tương tự tối đa là 5 V. Độ dài từ cần thiết cho một ADC nếu có
độ phân giải 10 mV?

4.3 Một thang điện trở DAC R–2R có đầu ra được cấp qua bộ khuếch đại hoạt động đảo ngược có
điện trở phản hồi là 2R. Nếu DAC là 3 bit và điện áp tham chiếu là 5 V, hãy xác định
độ phân giải của bộ chuyển đổi.
Machine Translated by Google

các vấn đề 111

4.4 Đối với DAC điện trở có trọng số nhị phân, các giá trị của đầu vào sẽ như thế nào?
điện trở có trọng số cho DAC 4 bit không?

4.5 Thời gian chuyển đổi của ADC 12 bit với tần số xung nhịp là bao nhiêu
là 1 MHz?

4.6 Khi giám sát đầu vào từ một số cặp nhiệt điện, trình tự mô-đun sau đây được sử
dụng cho mỗi cặp nhiệt điện trong giao diện của nó với bộ vi xử lý

Bảo vệ, bù điểm lạnh, khuếch đại, tuyến tính hóa, lấy mẫu và giữ, bộ chuyển
đổi tương tự sang số, bộ đệm, bộ ghép kênh.

Giải thích chức năng của từng module.

4.7 Đề xuất các mô-đun có thể cần thiết để kết nối đầu ra của bộ vi xử lý với bộ truyền
động.

4,8 Đối với DAC điện trở có trọng số 4 bit được hiển thị trong Hình 4.5, xác định
đầu ra từ các điện trở đến bộ khuếch đại cho các đầu vào 0001, 0010, 0100 và
1000 nếu đầu vào là 0 V đối với logic 0 và 5 V đối với logic 1 .

4,9 Nếu điện trở nhỏ nhất trong DAC điện trở có trọng số 16 bit là R thì điện trở
lớn nhất cần phải lớn bao nhiêu?

4.10 Một ADC dốc 10 bit có đầu vào toàn thang đo là 10 V. Sẽ mất bao lâu để chuyển đổi
đầu vào toàn thang đo như vậy nếu chu kỳ xung nhịp là 15 μs?

4.11 Đối với ADC 12 bit có đầu vào toàn thang đo, ADC xấp xỉ liên tiếp sẽ nhanh hơn
bao nhiêu so với ADC nối tiếp?