Elektronika Digjitale

Elektronikë
digjitale
Kl XII2,XII1_ 2018_19
Shkolla mesme profesionale
Elektronikë digjitale
"Feriz Guri dhe Vëllezërit Çaka"
Kaçanik
1. Hyrje në elektronikën digjitale

Pajisjet digjitale paraqiten menjëherë pas zbulimit të qarqeve të integruar IC (Itegrated
Circuit) në vitin 1959. Pas këtij viti fillon zhvillimi shumë i shpejtë i elektronikës digjitale.
Teknika VLSI (Very Large Scale of Integration) e konstruktimit të qarqeve elektronike
digjitale me shkallë shumë të lartë të integrimit mundësoj krijimin e mijëra elementeve në
një çip të vetëm me përmasa prej disa centimetrash, me ç`rast u mundësua: zvogëlimi i
madhësive të pajisjeve digjitale, rritja e shpejtësisë së punës, zvogëlimi i çmimit etj.
Me sinjal elektrik kuptojmë madhësinë elektrike e cila mund të jetë tension elektrik apo
rrymë elektrike.
Sinjalet përdoren në fizikë, akustikë, radar, komunikime etj.
Sinjalet elektrike ndahen në:
 Sinjale kontinuale në kohë dhe
 Sinjale diskrete në kohë.
Një shembull i një sinjali që është

kontinual në kohë (mund të
ndryshohet në çdo
moment) dhe diskrete në vlerë (mund
kanë vetëm vlerën të një bashkësie e
definuar përfundimtare të vlerave).
Ndryshimiet vlerave janë të
menjëhershme (të kërcyera)
.
Sinjali dixhital - vetëm dy vlera.
Fig()Sinjali dixhital
Sinjal kontinual në kohë është sinjali i definuar në çdo moment të kohës p.sh. shpejtësia e
lëvizjes së trupit, temperatura e ajrit etj.
Pajisja teknike e cila punon me sinjal kontinual (si në hyrje po ashtu edhe në dalje) quhet
pajisje apo sistem analog.
Sinjali diskret në kohë është aj sinjal i cili është i definuar në momente të caktuara kohore,
pajisja e cila punon me këto sinjale quhet pajisje apo sistem digjital.
Në rastin e përcaktimit të vlerës së ndonjë madhësie në formë diskrete është e mundshme
të paraqitet gabimi për shkak të paraqitjes me vlera diskrete. Ky lloj i gabimit quhet gabim
i kuantizimit. Madhësia diskrete paraqitet në formë numerike, është më e lehtë për tu
përdorur, transmetuar, detektuar si sinjal, ruajtur në memorie etj, pra është më e mirë se
2
Kaçanik
madhësia kontinuale. Sinjali kontinual mund të shndërrohet në sinjal diskret dhe anasjelltas
përmes shndërruesve ose konvertorëve analog-digjital (A/D) dhe digjital-analog (D/A).
Kodimi i mesazheve
Për tu transmetuar një mesazh duhet koduar. Meqenëse transmetimit i mesazhit bëhet
shenjë për shenjë, kodimi konsiston në vendosjen e kodeve për çdo shenjë. Kodimi bënë
të mundur shndërrimin e mesazhit në sinjal elektrik. Shumica e kodeve janë binar, pra
kanë si alfabet bashkësinë A{0,1)
Informacioni
Transmetimi i një mesazhi të caktuar mendohet si realizim i një prove të rastit me një ligj
të njohur probabilitetesh. Ky ligj jepet me përcaktimin e burimit,në rastin e fundëm, një
bashkësi e plot ngjarjes të shënuara
m1,m2, , mN ...................(1)
Me probabilitet përkatës
p1,p2,....,pN ku p1=p2+...+pN=1 ................................(2)
mund të quhet burim
Ndodhja e një ngjarje mi mund të mendohet si transmetim i mesazhit mi. Madhësia e
rastit X me vlera të bashkësisë (1) përbën një burim me ligj probabilitar
P(x=mi) =pi
Vlerësimi numerik i informacionit të sjell nga një mesazh mi
I(mi)=-log pi
Njësia e informacionit
Për një mesazh m sasia e informacion të bartur prej tij është
I(m)=-log P(m)
Për logaritëm ne bazë =2, njësia është Bit, akronim i Binary digit.
Shembulli 1 . hedhja e një monedhe shkakton ndodhjen e dy ngjarjeve A dhe A* me
probabilitet ½. I(A)=I(A*)=log22=1bit
Shembulli 2 në një rend të qelizës së kujtesës mund të regjistrohet me të njëjtin probabilitet
një prej shifrave binare:0, 1. Pra informacioni i regjistruar në një rend kujtese është 1 bit.
Në një qelizë prej 8 rendesh regjistrohet një informacion prej 8 bitësh.
Kuptimi i gjasës së paraqitjes së ngjarjes
Burim diskret pa memorie përshkruhet:
Me bashkësi të mesazheve të mundshme S={s1, s2,...,sN}
Me gjasën e lajmërimit të simboleve të veçantë nga kjo bashkësi P(si), i=1,...N.
Shembull:burimi emiton gjashtë simbole – A,B,C,D,E,F me sekuencë
ADAABABCAEBAAACCBAFADABADABEFA; gjasa e lajmërimit
P(A)=0.5, P(B)=0.2, P(C)=0.1, P(D)=0.1, P(E)=0.07, P(F)=0.03
Nëse baza e logaritmt është 2 njësia është Shenon (Claude Shannon). Për Shembullin e
më sipërm kemi sasinë e informacionit për mesazhë
I(si)=log[1/P(si)]= log 1-log P(si)= log 20-log P(si)= -log P(si)
3
Kaçanik
I(A)=log2[1/(0.5)]= ld(2)= 1[Sh], I(F)=ld(1/0.03)=5.06[Sh],…
Entropia- sasia mesatare e informacionit

Le të jetë dhënë burimi B={m1,m2,...mN }me ligj probabilitar P(x=mi) =pi . sië dihet
informacioni që bart mesazhi mi është I(mi)=-log pi. Me entropi kuptohet pritja
matematikore e I(x).
Kuptimi fizik: Numri më i vogël mesatar i biteve që kërkohet kodimi i një mesazhi në
mënyrë në mënyrë që në destinacion të mund ta deshifrojë .
Shembull1 : Në rastin kur një informatë përbëhet nga 4 simbole me probabilitet të
njëjtë paraqitje pra: p(x1)  p(x2 )  p(x3)  p(x4 )  0.25  25%
Entropia do të jetë maksimale e barabartë me 2, pra:
Provo njohurit per entropin?

Entropia maksimale e burimit diskret pa memorie cili ka 2 elemente(simbole ) të burimit
është
o 1bit/simbol
o 2bit /simbol
o 3bit/smbol
Supozojmë se burimi I informacionit S pa memorie dërgon njërn prej N=6 elementeve
të burimt dhe se gjasa e emitmit të simboleve të dhënë me (1/4,1/4, 1/8, 1/8, 1/8, 1/8)
entropia e e këtij burimi është :
o 3 bita për simbol
o 2.5 bita për simbol
o 4 bita për simbol
Qarqet digjitale
Gjuha e vetme të cilën e kuptojnë pajisjet digjitale, pra edhe kompjuterët digjital është
bashkësia e simboleve 0 dhe 1. Teknikisht simbolet 0 dhe 1 realizohen si dy gjendje të
dalluara.
 Bit (shkurtuar nga binary digit) - o Logjika pozitive: 1 <=> HIGH, 0 <=>
Njësia më e vogël e informacionit LOW
4
Kaçanik
(d.m.th. një njësi matëse për një sasi o Logjika negative: 1 <=> LOW, 0 <=>
informacion) HIGH
– 1 bit = sasia e informacionit të HIGH dhe LOW
nevojshëm për të dalluar të dyja gjendjet  LOW dhe HIGH nuk janë dy vlerat e
reciproke ekskluzive tensionit diskrete
– Vetëm dy vlera të ndryshme, pra dy  (p.sh. 0 V dhe 5 V), përkundrazi, janë
nivele logjike (ose gjendje): dy breze të ndara
o 1 (e saktë, PO, po, ka,hapur , lart, tensionit:
majtas...) – LOW: (0, VIL)
o 0 (e pa saktë, JO, ska , mbyllur, – HIGH: (VIH, Vmax)
poshtë, djathtas.. )  Zona e padefinuar (VIL, VIH) është
– Në elektronikën dixhitale, nivelet epacaktuar në kuptimin logjik (mund
logjike korrespondojnë me dy të interpretohet nga qark dixhital ose si
Nivelet e tensionit: i lartë (ose HIGH)) 0 ose si 1)
dhe i ulët (ose LOW). Vmax, VIL dhe VIH varen nga teknologjia
në të cilën janë realizuar qarqet digjitale
Fig () Logjika pozitive dhe negative

Qarqet nëpërmes të cilave realizohen funksionet logjike digjitale quhen qarqe digjitale.
Ato mund të jenë qarqe digjitale kombinuese dhe qarqe digjitale sekuenciale.
Te qarqet digjitale kombinuese variablat dalëse varen vetëm nga ato hyrëse, ndërsa te
qarqet digjitale sekuenciale variablat dalëse varen nga variablat hyrëse dhe nga gjendjet
memoruese.
5
Kaçanik
Me analizë të qarkut digjital kuptohet përcaktimi i shprehjes logjike në dalje të tij. Me

sintezë të një qarku digjital kuptohet procedura e projektimit të qarkut në bazë të funksionit
logjik të dhënë.
Sipas funksionit që e kryej elementet e qarqeve digjitale ndahen në tri grupe.
1. Elemente ose komponente të cilat gjenerojnë dhe përpunojnë impulset, (impulset
munden me qenë: impulse të taktit, impulse të informatës dhe impulse kontrolluese)
2. Elemente logjike (përdoren për të realizuar gjendje logjike të ndryshme dhe
kombinimeve të tyre) dhe
3. Elementet memoruese (përdoren për memorimin e gjendjeve të kaluara dhe ruajtjen
e informatave në përgjithësi).
6
Kaçanik
2. Sistemet numerike
Sistem numerik quajmë bashkësinë X të simboleve, elementet e së cilës përdoren
për të shprehur të gjitha vlerat e mundshme numerike.
Numrin e elementeve të një bashkësie (sistemit numerik) e quajmë bazë e sistemit,
dhe e shënojmë me B. kështu p.sh baza e sistemi decimal i numrave është B=10, sepse
bashkësia e X e këtij sistemi përbëhet prej 10 shifrave të ndryshme 0,1,2,3,4,5,6,7,8,9,
Njerëzit njehsojnë nëpërmjet sistemit decimal të numrave, ndërsa pajisjet digjitale
(si kompjuteri etj), punojnë permes sistemit numerik binar të përbër prej dy shifrave 0
dhe1. Ky sistem ka bazën B=2 dhe quhet sistem binar i numrave
Përparësitë e përdorimit të sistemit numerik binar te pajisjet digjitale janë:
Thjeshtësia e realizimit teknik,
Siguria e madhe në kryerjen e operacioneve dhe të detyrave të ndryshme,
Arsyeshmëria ekonomike gjatë konstruktimit të pajisjes digjitale etj.
Sistemi numerik decimal Krahasimi i sistemeve Numerike

 Vendi i sinjalit: 0.1,2,3,4,5,6,7,8,9
 Mundësia e dallimit të simbolit për vend:10
 Baza 10 (B=10)
shembull
Sistemi numerik binar
 Vendi i sinjalit 0 dhe 1
 Baza 2 (B=2)
shembull
Sistemi numerik heksadecimal

 Vendi i sinjalit: 0.1,2,3,4,5,6,7,8,9, A,B,C,D,E,F
 Baza 16 (B=16)
Shembull:
7
Kaçanik
B-Komplementi - Komplementi i një numri n- shifror, p, në bazë-B jepet nga:

Bn-p
(B-1)- Komplementi- B komplementi minus 1

Shembull:
Shndërrimi i numrave
decimal -binar –(Metoda e mbetjes)
Shembull: 13.3 D
Baza numri B- (B-1)-
Komplemen Komplementi
B=10 Dhjetë- Nëntë-
komplimenti komplimenti
6 4 3
73 27 36
B=2 Dy- Një-
Komplimenti komlimenti
111 001 000
101 011 010
Shndërrimi i numrave
decimal -binar –(Metoda e mbetjes) Decimal -heksadecimal –(Metoda e mbetjes)

Shembull: 13.3 D Shembull : 5116,33D
8
Kaçanik
2.Skema e Hornerit
Shembull: 13FC,E8H
1Heksadecimal-decimal
1.Kryerja e fuqizimit
Shembull:
4.Skema e Hornerit shembull: 1101,0101

3.Skema e Hornerit shembull: 1101,0101
9
Kaçanik
Tabela
Shembull: 1010011 në shënimin binar është (?)10
10
Kaçanik
3. Kodet
3.1. Hyrje
Kodim i informatës quhet paraqitja e informatës nëpërmjet simboleve të një
bashkësie. Simbolet apo elementet e bashkësisë së tillë quhen alfabet i kodit. Me alfabet të
tillë formohet gjuha kodike apo kodi.
.
Alfabeti i kodit për kodet binare është grupi binar i cili ka vetëm dy elemente:
zeron logjike (biti 0) dhe njëshi logjik (biti 1). Grupi i simboleve me të cilët prezantohet,
d.m.th. Kodohet ndonjë informacion(shifre numerike, shkronje, ose simboli), quhet falë
koduese(fjalë kodike ).
Fjala koduese ka gjatësinë e vetë, kurse ajo është numri i përgjithshëm i simboleve
me të cilat ajo është shkruar. Ne zakonisht do të përdorim kode në të cilët të gjitha falët
koduese kanë gjatësi të njëjtë.
Nëse ndonjë kod përmban të paktën një falë koduese e cila nuk shënon asgjë, ose
asnjë informacion të ri, atëherë për atë themi se është kod i tepërt (redundant). Kjo ka
rëndësi posaçërisht me rastin e kontrollimit të gabimeve gjatë transmetimit të informatave.
Kodimit e numrave decimal me kode të ndryshme binare (teorikisht me 16!/6! ose
përafërsisht rreth 29X109-)./
Pajisjet digjitale përdorin kode të ndryshme binare.

3.2. Kodet BCD
Kodet binare mund të jenë kode sipas peshës ose sipas renditjes së bitave në fjalët
kodike. Kodet të cilat mbështeten në logjikën e kombinimeve të numrave decimal dhe atyre
binarë quhen kode binare të decimaleve apo BCD(binary coded decimal). Për paraqitjen e
shifrave decimale duhen të paktën 4 bita apo nibël; . Fjalët me gjatësi 4 bita i quajmë
tetrada. Ekzistojnë shumë kode të cilat për secilën shifër decimale përdorin tetrada të
ndryshme.
Kodet të cilat përdoren më shumë janë:
 Kodi natyral BCD (NBCD), i cili shënohet edhe si 8421 sipas peshave në pozicionet
përkatëse të shifrave,
 Kodi AIKEN, ose 2421,
 Kodi WHITE, ose 5211,
 Kodi 5421,
 Kodi EXCESS-3 etj.
11
Kaçanik
Kodi BCD
Tetrada I pastër NBCD ose Aiken White Excess-3
binar 8421 ose ose 5421
2421 5211
0000 0 0 0 0 0
0001 1 1 1 1 1
0010 2 2 2 2
0011 3 3 3 2 3 0
0100 4 4 4 4 1
0101 5 5 3 2
0110 6 6 3
0111 7 7 4 4
1000 8 8 5 5 5
1001 9 9 6 6 6
1010 10 7 7
1011 11 5 7 8 8
1100 12 6 9 9
1101 13 7 8
1110 14 8
1111 15 9 9
Tabela 1.
Nga tabela shohim se në secilin prej këtyre kodeve ekzistojnë disa tetrada, të
cilat nuk shfrytëzohen. Prandaj, themi se këto kode kanë redundancë. Me redundancë
kuptojmë paraqitjen e simboleve të cilët nuk të cilët nuk bartin informatë. Kjo ka rëndësi
posaçërisht me rastin e kontrollimit të gabimeve gjatë transmetimit të informatave.
12
Kaçanik
Kodet
Kodet lejojnë shndërrimin e
simboleve të një kompleti të
simboleve në një komplet tjetër të
simboleve sipas një rregulli të
caktuar
Kodet tatrad
 Fjala kodike përbëhet prej 4 Kodet tetrad shumë-hapësh
bitave(një tetradë)  Te kalimi nga një fjalë kodike në tjetrën
 Kodehon numrat decimal ndryshojnë shumë vende binare
1...9.  Kodi-BCD,Binary Coded Decimals (kode
 Gjashtë fjalët kodike për binare të decimaleve);
numrat decimal i përgjigjet numrave 0...9;
10...15(pseudo-tetrada)  Kodi AIKEN: përdor pesë tetradat e para
zakonisht nuk përdoren. dhe pseudo-tetradat. I përshtatshëm për
Përjashtimisht: p.sh Kodi- mbledhje dhe zbritje.
AIKEN
Kodet tetrad njëhapësh
 Me rastin e kalimit nga
një fjalë kodike në në
pasardhësin ndryshon
vetëm një bitë ndryshon
në pozicion binar.
 Aplikimi të shndërruesve
analog-digjital(p.sh te
koderi-dekoderi këndor)
Kodet tetrad një-hapësh(one- Kodet tetrad shumë-hapësh
stage tetradic-codes Superordinate codes
13
Kaçanik
Kodet shumëvendëshe
 Për paraqitjen e fjalës kodike përdoren  Kodi 1 nga 10: mundshëm të
më shumë se katër vende identifikohen gabimet.
 Në 2 midis 5: Dy nga pesë vende janë  Kodi i Hamingut: kod
të zëna nga 1 (kodi i ekuilibruar) nga trehapësh, mund të
fjala kodi, është e mundur të identifikohen gabimet.
identifikohen gabimet.  Kodi Libo-Kregpvit: kod
njëhapësh
 Kodi i Bikvinerit: 2 midis 7,
mund identifikohen gabimet.
14
Kaçanik
Kodi BCD 8421

Ky kod emërohet kod natyral BCD për arsyeje të ngjashmërisë me numrat binarë (kur
është fjala për shifrat prej 0 deri 9). Cilido numër decimal shndërrohet në kodin BCD
8421 duke shndërruar secilën shifër decimale në katër shifra binare. P.sh numri 649
në BCD 8421 (sipas tabelës 3.1) i përgjigjet numri
649 (10) = 0110 0100 1001(NBCD 8421)

Numrit 649 në sistemin binar i përgjigjet numri 0110 0100 1001. Nga ky shembull mund
të shohim se për paraqitjen e një numri kodi BCD8421 në krahasim me sistemin binar,
kërkon ma tepër shifra. Në mënyrë të ngjashme me përdorimin e tabelë, numrat decimal
mund të shndërrohen në cilindo prej kodeve BCD
Shembull 1:
865(10) = 1000 0110 0101(NBCD 8421)
Shembulli 2:
1001 0111 , 0011(8421) = 97,3(10)
Kodi BCD EXCESS-3

Kodi BCD 8421 nuk është kod sipas peshës, por formohet me zhvendosjen për
tri vende më lartë të kodit BCD 8421. Pra, cilësdo shifër decimale x së pari i shtojmë 3
e pastaj e shndërrojmë sipas peshave 8421, kështu fitohet ekuivalenti i shifrës decimale
x në Kodi BCD EXCESS-3.
Shembull 1: duke përdorur tabelën 3.1 të kryet shndërrimi:

359,62(10) = ?(EXCESS-3)
3 kalon në 3+3=6 6 kalon në 6+3=9,
5 kalon në5+3=8, 2 kalon në 2+3=5,
9 kalon në9+3=2,
Tash sipas peshave 8,4,2,1 kemi;

6(10)=0110(2), 8(10)=1000(2) ,12(10)=1100(2), 9(10)=1001(2) , 5(10)=0101(2)
Me bashkimin e këtyre të fundit fitojmë shndërrimin e kërkuar:
359,62(10) =0110 1000 1100, 1001 0101 (EXCESS-3)
382,7(10) = 0110 1011 0101,1010(EXCESS-3)

Shembulli 2:
1001 0101 1000,1011(EXCESS-3) = 625,8(10)
15
Kaçanik
Në tabelën 3.2 janë paraqitur 15 numrat e parë decimal dhe ekuivalentet e tyre binarë,
BCD 8421 dhe BCD EXCESS-3
EXCESS-3
Decimal Binar NBCD
0 0000 0000 0011

1 0001 0001 0100
2 0010 0010 0101
3 0011 0011 0110
4 0100 0100 0111
5 0101 0101 1000
6 0110 0110 1001
7 0111 0111 1010
8 1000 1000 1011
9 1001 0000 1100
10 1010 0001 0001 0100 0011
11 1011 0001 0010 0100 0100
12 1100 0001 0011 0100 0101
13 1101 0001 0100 0100 0110
14 1110 0001 0101 0100 0111
15 1111 0001 0110 0100 1000
Fig.1. Paraqitja skematike e formimit të kodit të Gray-it
DECIMAL BINAR KODI I GREJIT

ABCD
0 0000 0000
1 0001 0001
2 0010 0011
16
Kaçanik
3 0011 0010
4 0100 0110
5 0101 0111
6 0110 0101
7 0111 0100
8 1000 1100
9 1001 1101
10 1010 1111
11 1011 1110
12 1100 1010
13 1101 1011
14 1110 1001
15 1111 1000
Kodi ASCII
Për kodimin e informative alfanumerike përdoren kodet speciale ku çdo symboli
i vihet një renditje e caktuar e 0 dhe 1.
Një kod të tillë alfa-numerik është kodi ASCII (kodi standar amerikan për këmbim
informatash) me 7 bita dhe 27 = 128 fjalë kodike të ndryshme. Kodi ASCII është kod
BCD sipas renditjes përdoret për këmbime informatash në mes të njësive të ndryshme të
kompjuterit. Nga tabela 3 shohim se simboli $ kodohet me 0 1 0 0 1 0 0 (b7, b6, b5, b4,.
b3, b2, b1,). NAK=0010101 (negative acknwlegment- vërtetimi negativ)
Pozicioni i b7 0 0 0 0 1 1 1 1
bitëve b6 0 0 1 1 0 0 1 1
b5 0 1 0 1 0 1 0 1
b4 b3 b2 b1
0 0 0 0 NUL DLE SP 0 @ P / p
0 0 0 1 SOH DC1 ! 1 A Q a q
0 0 1 0 STX DC2 “ 2 B R b r
0 0 1 1 ETX DC3 # 3 C S c s
0 1 0 0 EDT DC4 $ 4 D T d t
0 1 0 1 ENO NAK % 5 E U r u
0 1 1 0 ASK SYN & 6 F V f v
0 1 1 1 BEL ETB ` 7 G W g w
1 0 0 0 BS CAN ( 8 H X h x
1 0 0 1 HT EM ) 9 I Y i y
1 0 1 0 LF SUB * : J Z j z
1 0 1 1 VT ESC + ; K [ k {
1 1 0 0 FF FS , < L \ l |
1 1 0 1 CR GS - = M ] m }
1 1 1 0 SO RS . < N ^ n ~
1 1 1 1 SI US ? O _ o DEL
17
Kaçanik
Tabela 3.n Tabela
Kodi ASCII
American standard for information –  Janë të mundshëm edhe simbole
interchange( kod standard për këmbim specifike për vëzhgimin e vendit
informatash)  Biti i kontrollit: tek secila fjalë
Struktura : Kod alfanumerik 7-bitësh me kodike numri i vendeve me 1 në
128 karaktere dhe bitin shtesë testues numër çift( even parity.e.p) ose 1 në
Tipet e sinjaleve të kontrollit numrin tek(odd parity,o.p)
TC karakteri i kontrollit të numri i shtuar i përgjigjet vlerën e
transmetimit(Transmission Controll) bitit kontrollit.
FF: karakteri i kontrollit i formatit(Format- biti i kontrollit shpesh përdoret për
Effectors llogaritje interne në zgjerim të numrit
IS-Karakteri i ndarjes së komplet të karaktereve në 256 shenja
informacionit(information –Seperators) dhe simbole
DC-karakteri i kontrollit të
aparatit(Device-controll
Për matepër për ASCII

NUL(NULL=ZERO-shenjë e zbraztë-kurgja). të gjitha bitët zero. , Shërbejnë si mbushje. Nuk
duhet ngatërruar për me karakterin –SP.
SOH(start of heading=fillimi i kreut, (mesazhit) ) karakter kontrollues i cili
paraqet(tregon) fillimin e kontrollit së informacionit në fillim të bllokut me të dhëna.
STX(start of text=Karakteri i fillimi i tekstit) tregon fundin e kokës –SOH dhe fillimit të
mesazhit.
EOT(end of Transmission)tregon fundin e transmetimit i cili ka përfshi një mesazh apo më
shumë.
ENQ(Enquery-pyetësor )kërkesë për përgjigjeje nga stacioni i lart. mundë të shfrytëzohet si
sinjal identifikues kush është atje)
ACK(Acknowledge-vërtetimi) vërtetimi pozitiv i pranimit i cili shfrytëzohet ta vërtetoj
pranimin e mirë.
18
Kaçanik
Bel (bell-zile) karakteri i cili shfrytëzohet për aktivizimin e sinjalit të zërit apo vizual të pajisjes
alarmuese në terminalin pranues.
BS[backspace- kthim(zhvendosje) prapa]. shfrytëzohet për dërgimin e kërkesës për kthim
mbrapa (respektivisht majtas)të mekanizmit për shtypje ose treguesit (indikatorit) vizual
(kursorit).
HT (horizontal tabulation-tab horizontal) karakter kontrollues me aplikimin e të cilit
kontrollohet mekanizmi i printerit në të djathtë. (ose indikatorit për tregim vizual) në pozicionin
më parë të caktuar
LF (line fieed=rresht i ri )karakter kontrollues i cili sjell mekanizmin e printerit (ose
indikatorin) të pajisjes pranuese në fillim të rreshtit të ri.
VT (vertical TaB) shfrytëzohet për çvendosjen e letrës në linjën e printerit.
FF (form Feed-=Tërheqës i letrës) karaker i cili shfrytëzohet te mekanizmi stacionar
kontrollues që të vendoset letra në pozicion, ashtu që mekanizmi i printerit të jetë në fillim të
shtypjes sipërfaqes tjetër ose formularit.
CR (Carriage Return =fillimi në fillim të rreshtit). kthimi i mekanizmit të printerit në
pozicionin fillestar në të njëjtën linjë të printerit (ose indikatorit te tregimi vizual)
SO (shift out= kalimi në ndryshim e kuptimit të shenjës) karakter kontrollues i cili lajmëron
se karakteret që vijnë mund të interpretohen të pavarur nga domethënia e tyre e vërtet në tabelën
e karaktereve, gjersa të mos pranoj karakterin Shift In=kthim
SI (shift IN=kthim në kuptim standard të shenjës) tregon fundin e SO fazës, ndërsa gjithë
karakteret vijues marrin kuptimin e tyre standard.
DLE (DataLink Escape= pason vargu me kuptim të posaçëm -ndërprerje e linjës së të dhënave
) karakter kontrollues për ndërrim të kuptimit të karaktereve tjera kontrollues. Shfrytëzohet si
karakter kontrollues në rrjetat për teleinformatike
DC! (Device controls-kontrolla e pajisjes )karakter kontrollues për pajisjet ndihmëse
përfshirë dhe përpunimin të dhënave ose sistemi të telekomunikimit. nuk kanë funksione
standarde(DC2- DC4)
NAK (Negative Acknowledgement=vërtetimi negativ i pranimit) shfrytëzohet si përgjigjeje
negative terminalit pranues. Mund të ketë kuptime të ndryshme të gjendjeve negative.
SYN (SynchronousIdle-sinkronizimi)shfrytëzohet për identifikimin e sekuencave të bitit
sinkronizues.
ETB ( end of transmission block)tregon fundin e bllokut të të dhënave shfrytëzohet në rastin
kur blloqet me të dhëna nuk përputhen me formatin në përpunim, respektivisht kur blloku nuk
i përgjigjet formatit logjikë të të dhënave që transmetohen.
CAN (CANCEL=fshijë (elimino operacionin) karakteri i bëhet me dije që të dhënat e
dërguara janë gabim ose duhet të gjuhen. kompjuteri duhet mund të përgjigjet me kërkesën për
qasje të serishme të të dhënave.
EM (End of Medium =fund i mediumit ). karakter kontrollues funksioni i të cilit tregon
fundin fizikë(jo logjik) të të dhënave në ndonjë medium(p.sh shirit, kasetë etj)
SUB(Substitute =zëvendëso)karakter i cili mund ta zëvendësoj ndonjë karakter tjetër i cili
është i dëmtuar ose është në gjendje jo të rregullt.
ESC(Escape= fund i transmetimit)
FS (file seperator =ndarës i fajllave )
GS (group “ “ i blloqeve
RS (record” “ shënimit(rekordit)
US (Unit “ “ i fushave )
19
Kaçanik
Këto ndarës informativ brenda të dhënave mund të shfrytëzohen në mënyrë arbitrare,

pos pozicionit hierarkik, ku është Us nëbashkësi e RS i cili është nën bashkësi GS dhe ky
përfundmishtë nën çelës i FS.
DEL (delete =largoje-fshijë)Nuk është karakter kontrollues
SP (space =distancë(zbrazëtirë) karakter për ndarjen e fjalëve ; nuk shtypet, bën zhvendosjen
e mekanizmit të printerit për një vend para.
Shfrytëzohet te treguesit vizual.
Kodi me kontrollim të paritetit

Gjatë këmbimit të informative mes njësive të ndryshme përpunuese mund të
paraqiten gabimet e rastit (1 në vend të 0 ose anasjelltas). Për ti zbuluar dhe menjanuar
gabimet e tilla përdoren metoda e kontrollimit të paritetit. Fjalët kodike të cilat përdoren
për kodim të informative, duhet të kenë, p.sh. numër çift të njëshive. Nëse në pranues
(marrës), pranohet ndonjë fjalë kodike me numër tek të njisheve, atëherë konkludojmë se
gjatë bartjes është paraqitur gabim, në këtë rast marrësi mund të kërkoj që ajo fjalë kodike
të transmetohet përseri. Kjo metodë kërkon një bit për paritet e që rezulton në përdorimin
e vetëm gjysmës së mundëshme të fjalëve kodike. Në tablën 4 janë paraqitur disa fjalë
kodike 7 bitëshe të kodit ASCII dhe biti i tetë i paritetit i zgjedhur ashtu që të fitohen fjalë
kodike me numër çift të njisheve.
Biti i paritetit Fjala kodike Shenja

1 0000100 EDT
0 1000111 G
1 1101101 m
1 0100101 %
0 1011100 \
1 0111101 =
0 0110110 6
1 1111111 DEL
Tabela 4.
Nëse ndodh që dy bite të jenë bartur gabim atëherë kjo metodë nuk mund të detektoj
gabimin, por pasi gjasa e paraqitjes së gabimit me dy bite është shumë e vogël, atëherë
rastet e tilla nuk përfillen. P.sh. nëse gjasa e paraqitjes së një gabimi është 1 : 105, atëherë
gjasa e paraqitjes së dy gabimeve do të jetë 1 : 10 10, prandaj me të drejtë rastet e tilla nuk
merren parasysh. Dallimi minimal në mes fjalëve kodike e quajmë distance.
20
Kaçanik
Kodet me mundësi të korrigjimit të gabimit

Korrigjimi i gabimeve mund të bëhet nëse distanca në mes të fjalëve kodike
të një kodi është e mjaftueshme
Simboli Fjala
kodike
0 0000
1 1001
2 1010
3 0011
4 1100
5 0101
6 0110
7 1111
Për kodim të 8 shenjave të ndryshme janë përdorur fjalët kodike të gjatësisë katër bitësh,
pra shfrytëzohen vetëm gjysma e fjalëve të mundshme. Dallimi minimal në mes fjalëve
kodike e quajmë distance. Zgjedhja e fjalëve kodike është bërë ashtu që distanca ndërmjet
tyre të jetë2. Me këso kodimi mundësohet zbulimi i një gabimi eventual. P.sh nëse është
pranuar fjala kodike 0111, fjalë kodike që nuk është e përdorur për kodim sipas tabelës
përfundojmë se në të është paraqitur gabimi. Kjo fjalë ka mundësi të ketë qenë 1111, ose
0101, ose 0110 (këto fjalë i formuam duke ndryshuar vetëm një bitë në fjalën kodike të
pranuar.
Kodi i Hamingut përdoret për detektim dhe korrigjim të gabimeve. Ky kod

mbështetet në kryerjen e disa kontrollave të paritetit. Fjalës kodike prej n-bitësh i shtohen
k-bitë të paritetit. Numri k zgjedhet ashtu që plotësohet kushti:
2k > n + k
ku: n – numri i bitëve të fjalës kodike, k – numri i kontrollave të paritetit.

1 2 3 4 5 ...
k=
0 1 4 11 26 ...
n≤
Shembull:
Fjala kodike Heksadecimal oktal Dekadë ASCII P-Bit
1 0 0 0 1 0 1 1 0B 13 11 VT P-Çift
0 1 0 1 0 1 0 0 54 124 84 T P-Tek
21
Kaçanik
1 0 1 1 1 1 1 1 3F 77 63 ? P-Tek
P 7 6 5 4 3 2 1 LSB
P=Bit i kontrollit(MSB)
LSB-Biti i vlerës më të ulët LSB (Least significant Bit)

MSB-Biti i vlerës më të LartëMSB (Most significant Bit)
biti i kontrollit (P = 0 ose P = 1 duhet të jetë përcaktuar. Secila fjalë kodike plotësohet
me “1” për paritet çift ose me 1 për paritet tek(shih standardin shih DIN 66022)
Kodet me mundësi të korrigjimit të gabimit

Simboli Fjala
kodike
0 0000
1 1001
2 1010
3 0011
4 1100
5 0101
6 0110
7 1111
Për kodim të 8 shenjave të ndryshme janë përdorur fjalët kodike të gjatësisë katër bitësh,
pra shfrytëzohen vetëm gjysma e fjalëve të mundshme. Dallimi minimal në mes fjalëve
kodike e quajmë distance. Zgjedhja e fjalëve kodike është bërë ashtu që distanca ndërmjet
tyre të jetë2. Me këso kodimi mundësohet zbulimi i një gabimi eventual. P.sh nëse është
pranuar fjala kodike 0111, fjalë kodike që nuk është e përdorur për kodim sipas tabelës
përfundojmë se në të është paraqitur gabimi. Kjo fjalë ka mundësi të ketë qenë 1111, ose
0101, ose 0110 (këto fjalë i formuam duke ndryshuar vetëm një bitë në fjalën kodike të
pranuar.
Nëse ndodh që dy bite të jenë bartur gabim atëherë kjo metodë nuk mund të detektoj
gabimin, por pasi gjasa e paraqitjes së gabimit me dy bite është shumë e vogël, atëherë
rastet e tilla nuk përfillen.
Për të mundësuar korrigjimin e gabimeve të tilla , duhet që distanca mes fjalëve kodike të
jetë të jetë spaku tre bita. Atëhere pajisja digjitale për detektim dhe korrigjim të gabimeve
dë të zgjedhë fjalën kodike, e cila më së shumti do t’i ngjante fjalës së pranuar gabim
• Kodi i Hamingut përdoret për detektim dhe korrigjim të gabimeve. Ky kod

mbështetet në kryerjen e disa kontrollave të paritetit. Fjalës kodike prej n-bitësh i
shtohen k-bitë të paritetit. Numri k zgjedhet ashtu që plotësohet kushti:
22
Kaçanik
ku: n – numri i bitëve të fjalës kodike, k – numri i kontrollave të paritetit
Tabela: Superordinate codes

Shifra Kodet - Superordinate codes
decimale Kodi i Hemingut in
2 prej5
1 out of 10code three -step
0 00011 0000000001 0000000
1 00101 0000000010 0000111
2 00110 0000000100 0011001
3 01001 0000001000 0 0 1 1 11 0
4 01010 0000010000 0101010
5 01100 0000100000 0101101
6 10001 0001000000 0110011
7 10010 0010000000 0110100
8 10100 0100000000 1001011
9 11000 1000000000 1001100
Vendi 54321 9876543210 7654321
4. Algjebra e Bullit
4.1 Hyrje
Matematikani anglez i shekullit XIX Xhorxh Bull formuloi algjebrën e tij e cila paraqet një
sistem për analizë matematikore të qarqeve logjike dhe të veprimeve logjike.
Algjebra e Bullit ka të bëjë me variabla binare dhe operacione logjike.
Variablat binare shënohen me shkronja të alfabetit latin si: A, B, C, ..., N etj. dhe marrin
vlera vetëm nga bashkësia dyelementësh {0, 1}.
Operacionet themelore logjike janë: OSE, DHE dhe JO. Qarku që shfrytëzohet për
realizimin e operacioneve logjike quhet qark logjik. Me kombinimin e qarqeve logjike
themelore mund të realizohen edhe ekuacione më komplekse të algjebrës së Bullit.
Funksion të Bullit quajmë shprehjen algjebrike të përbërë nga variantet binare,
simbolet e operacioneve logjike, kllapat dhe shenja e barazimit. Për vlerat e dhëna të
variablave, vlera e funksionit të Bullit mund të jetë ose 0 ose 1. Raporti mes funksionit të
caktuar të Bullit dhe variablave përbërse të tij më së thjeshti prezantohet përmes të
ashuqujtërës tabelë të gjendjeve
Për prezantimin e funksionit me n variabla përmes të tabelës së gjendjeve na
nevojitet të ndërtojmë listën e 2n kombinimeve të mundshme të këtyre variablave dhe
për secilin kombinim nga lista të njehsojmë vlerën përkatëse të funksionit në shqyrtim.
23
Kaçanik
Për secilën tabelë të gjendjeve mund të ndërtohet diagrami përkatës logjik, i

përbër nga qarqet themelore logjike të lidha mes vete në formën të cilën e dikton
shprehja e funksionit të Bullit që shqyrtohet.
Qëllimi i algjebrës së Bullit është të lehtësoj analizën dhe disenjimin e qarqeve logjike.
Ajo paraqet vehël efektive për :
1. shprehjen e raporteve mes variablave nga tabela e gjendjeve në formë
algjebrike,
2. Shprehjen e raporteve dalje-hyrje nga diagramet logjike në formë algjebrike dhe
3. Zbulimin e qarqeve më të thjeshta për të njëjtin funksion.
4.2. Operacionet logjike

Meqenëse variabla binare ( e Bullit) mund ti merr vetëm dy vlera diskrete, rregullat e
algjebrës së Bullit dallohen mjaftë nga rregullat e mirënjohura të algjebrës klasike.
Funksionet e Bullit përkufizohen përmes tri operacione themelore: mbledhja logjike
(opeacioni logjik OSE) shumëzimi logjik (operacioni logjik DHE) dhe komplementimi
(operacioni logjik JO .opeacionet e mbledhjes dhe shumëzimit logjik shënohen me të
njëjtat simbole si në algjebrën klasike, ndërsa operacioni logjik i komplementimit
zakonisht shfrytëzohet viza mbi simbolin e variablës.
Edhe pse opeacionet e mbledhjes dhe shumëzimit logjik na përkujtojnë
operacionet analoge të algjebrës klasike, intepetimi i tyre është plotësisht i ndyshëm. Kjo
është nga fakti tashmë i përmendur se variolës së Bulit mund t’i shoqërohet vetëm njëra
nga pej dy vleave të mundshme, me çast vlera e ndyshorës ka më tepër kuptim të vështrohet
si një gjendje e caktuar e objektit që shqytohet. kshtu p.sh. shuma logjike “A+B” nuk
interpretohet si “A plus B” por si “A OSE B”. Po e shohim se simboli “+” në algjebrën e
bulit shqiptohet si “OSE”, prandaj edhe mbledhja logjikenjihet si operacion OSE.
Analogjikisht, simboli “.” Në algjebrën e Bullit lexohet “DHE” prandaj opeacioni i
shumëzimit logjik njihet si operacion DHE
Operacioni i mbledhjes dhe i shumëzimit paraqesin operacione binare, sepse
zbatohen mbi dy vlera, kurse operacioni i komplementimit quhet operacion unar, sepse
në të merr pjesë vetëm një vlerë.
Përveç tre operacioneve bazike, rëndësi të madhe kanë edhe tre operacione të
tjera logjike : operacioni OSE EKSKLUSIVE, JODHE dhe JOOSE. Këto janë
kombinime të thjeshta të operacioneve DHE, OSE dhe JO për shkak të përdorimit
të madhe hyjnë në grupin eqarqeve (operacioneve) themelore logjike
Disnjukcioni( operacioni OSE)

Operacioni logjik “OSE” – realizohet përmes qarkut logjik “OSE” me dy apo më
tepër hyrje dhe një dalje.
24
Kaçanik
Dalja e qarkut “OSE” është gjendjen “1” nëse cila do prej hyrjeve është në gjendjen
“1”.
Veprimi i këtij operacioni kuptohet përmes shembullit të dy ndëperësev A dhe B të
lidhur me dy degë paralele të një qarku elektik siq është teguar në fig 4.1
Fig 4.1 Qarku analog elektrik i qakut logjik “OSE)
Është e qartë se poçi LP1do të ndiqojë kur mbyllet cilido nga ndërprerësit A dhe B. nëse
poçit të ndezur i shoqërohet variabla 1, atëhee kuptimi i shumës A+B=1 është mjaftë
qartë e ilustruar.
Simboli standard për qarkun logjik “OSE” është dhënë në fig 4.2 a) tabela e gjendjeve
në fig 4.2 B) DHE format valore që i përgjien kësaj tabele në fig 4.2 c)
Hyrja Dalja
1)Simboli i
pëgjishëm A B Y
0 0 0
0 1 1
2) simboli ANSI 1 0 1
Y=A+B
1 1 1
3) simboli IEC
25
Kaçanik
Fig 4.2. Qarku analog elektrik, Simboli , tabela e gjendjeve dhe forma valore për operacioni
logjik “OSE”
Operacioni OSE
X1
X2 X3
2.5 V
2.5 V 2.5 V U1A
2 3
1
74F32N
V1 V2
4Hz 3Hz
5V 5V
GND GND
GND GND
Konjukcioni (operacioni “DHE”)

Operacioni logjik “DHE” – realizohet përmes qarkut logjik “DHE” me dy apo më tepër
hyrje dhe një dalje. Dalja e qarkut “DHE” është gjendjen “1” atëherë dhe vetë, atëherë
kur të gjitha hyrjet janë në gjendjen “1”.
Veprimi i këtij operacioni kuptohet përmes shembullit të dy ndëperësev A dhe B të
lidhur ndërmjet veti në seri në një degë të një qarku elektrik siq është teguar në fig 4.3
Fig 4.3. Qarku analog elektrik, i qarkut logjik “DHE”

Është e qartë se poçi LP1do të ndriçojë kur të mbyllen të dy ndërprerësit A dhe
B. nëse ndërpesive të mbyllur dhe poçit të ndezur i shoqërohet variabla 1, atëherë
gjendja në qarkun e analizuar idealist ilustrohet përmes prodhimit logjikA.B=1..
26
Kaçanik
Hyrja Dalja
1)Simboli i pëgjishëm A B Y
0 0 0
0 1 0
2) simboli ANSI Y=A.B 1 0 0
1 1 1`
3) simboli IEC
a)
b)
c)
Fig.4.4 a) Simboli i qarkut logjik”DHE” ,b) tabela e gjendjeve dhe c) forma valore për
operacioni logjikDHE”
c
X2 X3
X1
2.5 V 2.5 V
2 U1A 2.5 V
3
1
74F08N
V1 V2
4Hz 3Hz
5V 5V
GND GND
GND GND
27
Kaçanik
Inverzioni ( operacioni JO)

Operacioni logjik “JO” - realizohet përmes qarkut logjik “JO” me një hyrje dhe një
dalje. Dalja e qarkut “JO” është gjendjen “1” atëherë dhe vetëm atëherë kur hyrja është
në gjendjen “0”.
Fig qarku analog elektrik i qarkut logjik “JO”
2) simboli ANSI
Hyrja Dalja
A Y
0 1
3) simboli IEC 1 0
a)
b) c)
Fig 4.5 simboli (ANSI/IEC)e shprehja, tabela e gjendjeve dhe forma valore për
operacioni logjik “JO”
28
Kaçanik
Operacioni logjik “JOOSE”

Qarku “JOOSE” realizohet me lidhjen e invertorit “JO” në dalje të qarkut “OSE”.
Dalja e qarkut “JOOSE” është në gjendjen “1” nëse të gjitha hyrjet janë në gjendjen “0”.
Fig qarku analog elektrik i qarkut logjik “JOOSE”
29
Kaçanik
Hyrja Dalja
A B Y
0 0 1
Y=A.B
1 0 0
1 1 0
3) simboli IEC
ose
Y=(A+B)’
a)
b)
c)
Fig Simboli , tabela e gjendjeve dhe forma valore për operacioni logjik “JOOSE”
30
Kaçanik
Operacioni logjik “JODHE”

Qarku “JODHE” realizohet me lidhjen e invertorit “JO” në dalje të qarkut “DHE”.
Dalja e qarkut “JODHE” është në gjendjen “1” për të gjitha kombinimet hyrëse
përveç rastit kur të gjitha hyrjet janë në gjendjen “1”.
Hyrja Dalja
A B Y
0 0 1
1 0 1
ose
1 1 0
Y=(AB)’
3) simboli IEC
b)
c)
Qarku analog elektrik, Simboli , tabela e gjendjeve dhe forma valore për operacioni
logjik “JODHE”
31
Kaçanik
Operacioni logjik “OSE EKSKLUZIVE”

Dalja e qarkut logjik “OSE EKSKLUZIVE” me dy hyrje dhe një dalje është në gjendjen
“1” nëse vetëm njëra prej hyrjeve është në gjendjen “1”.
32
Kaçanik
Hyrja Dalja
2) simboli ANSI A B Y
0 0 0
0 1 1
ose
1 0 1
Y=A’B +AB’
1 1 0
3) simboli IEC b) c)
Operacioni logjik “JOOSE EKSKLUZIVE”

Dalja e qarkut logjik “JOOSE EKSKLUZIVE” me dy hyrje dhe një dalje është në
gjendjen “1” nëse të dy hyrjet janë në gjendje të njëjtë “0” ose “1”.
33
Kaçanik
Hyrja Dalja
A B Y
0 0 1
1 0 0
1 1 1
ose
3) simboli IEC b)
c)
34
Kaçanik
Algjebra logjike
Aksiomat dhe rregullat themelore
Konjukcioni Disnjukcioni( Inversioni

(operacioni DHE) operacioni OSE) ( operacioni JO)
Y=A.0=0 Y=A+0=A Y=A’ X=(A’)’=A

Y=A.1=A Y=A+1=1 Y=((A’)’)’=A’
Y=A.A=A Y=A+A=A Y=(((A’)’)’)’=A
Y=A.A’=0 Y=A+A’=1
Ligjet dhe teoremat e algjebrës së Bullit
Rregullat aritmetike Shembull i qarkut
Ligji komutativ
Y=A.B=B.A
Y=A+B=B+A
Ligji asociativ
Y=A.B.C=A.(B.C)
=B. (A.C)=C. (A.B)
Y=A+B+C=A+(B+C)
=B+(A+C)=C+ (A+B)
Ligji distributiv
Y=A.B+A.C=A.(B+C)1)
Y=(A+B).(A+C)=A+(B.C)
1)Operacioni DHE shkon para

operacionit OSE
35
Kaçanik
Teorema e De Morganit
Y=A.B=(A’+B’)’
Y=A+B=(A’.B’)’
Y=(A.B)’=A’+B’
Y=(A+B).=A’.B’
De Morgan sugjeroi dy teorema që përbëjnë pjesë të rëndësishme të algjebrës Bullit . Ato

janë,
1) Komplementi i produktit Tabela e vërtetësisë
është i barabartë me shumën e A B (AB)’ A’+B’
komplementeve 0 0 1 1
(A . B)' = A’ + B’
0 1 1 1
` 1 0 1 1
1 1 0 0
Simulim me NI Mult5isim
36
Kaçanik
2) Komplementi i shumës është Tabela e vërtetësisë

i barabartë me produktin e A B (A+B)’ A’B’
komplementeve 0 0 0 0
(A + B)' = A‘.B’
0 1 0 0
1 0 0 0
1 1 1 1
Simulim me NI Mult5isim
4.5. Ndërtimi i rrjetit logjik

Çdo funksion logjik mund të paraqitet përmes qarqeve logjike themelore, mirëpo kjo
shpesh rezulton në shkallë të ndryshme të ndërlikueshmërisë. Algjebra e Bullit si mjet
matematikor mundëson që funksioni logjik të thjeshtohet deri në minimum ashtu që skema
logjike të ketë numër minimal të komponentëve.
Shembulli 1. Të realizohet rrjeti logjik për funksionin e dhënë:

𝑌 = (𝐴 + 𝐵) ∗ 𝐵  Y=((A'+B)B')'
37
Kaçanik
Zgjidhje
Skema logjike që i përgjigjet këtij funksioni duket:
Fig 4.11. Skema logjike që i përgjigjetfunksionit të Bullit Y=((A'+B)B')'

Por shtrohet pyetja a mundet të paaqitet ky funksion logjik me rrjet logjik më të thjesht?
Të provojmë ta thjeshtojmë pak shprehjen për funksionin Y:
Y=((A'+B)B')‘=((A’+B))’+B’’=A’’B’+B=AB’+B=
(B+A)(B+B’)=(B+A)1=B+A=A+B
Skema e thjeshtësuar logjike që i përgjigjet

funksionit të Bulit Y=((A'+B)B')'
d.m.th për zgjidhjen e këtij poblemi logjik është plotësisht përdorimi i vetëm një qarku
logjik
Shembulli 2. Të ndërtohet skema logjike për funksionin e Bullit
𝑌 = (𝐴 + 𝐷)𝐴𝐵𝐶 + (𝐶 + 𝐷)(𝐵 + 𝐴𝐷) y=(A+D)A’BC+(C+D)’(B’+AD)’
38
Kaçanik
Kjo skemë logjike është e ndërtuar me pasqyrimin direkt të shprhjes së dhënnë më

sipër në rrjetin logjikë përkatës të qarqeve elementare mirpo I njëti rezultat do të mund
tëfitohet përmes të ndonjë skeme më të thjesht.
Para se të ndërtojmë skemën logjike, më mirë është provojmëse sa mund të
minimizojm funksionin e dhënë nga detyra
Y=(A+D)A'BC'+(C+D)'(B'+AD)'=(A+D)A'BC'+C'D'(B(AD)')=
(A+D)A'BC'+C'D'B(A'+D)=A'ABC'+A'BC'D+A'BC'D'+BC'D'D=
=A'BC'D+A'BC'D'+BC'D'=A'BC'(D+D')+BC'D'=A'BC'+BC'D' =BC'(A'+D)
Thjeshtësimi
39
Kaçanik
Y=A.(A+B)=A
Y=A+A.B=A
Y A
Y=A.(A’+B)=A.B
Y=A+(A’.B)=A+B
Me simbole IEC
40
Kaçanik
Thjeshtësimi
Shembulli 3. Të thjeshtohen algjebrikisht funksionet vijuese të Bullit.
a) 𝑌 = 𝐴𝐵 + 𝐴𝐵
b) 𝑌 = (𝐴 + 𝐵)(𝐴 + 𝐵)
c) 𝑌 = (𝐴 + 𝐵)(𝐴 + 𝐵)
d) 𝑌 = 𝐴 + 𝐴𝐵 + 𝐴̅𝐵̅
e) 𝑌 = 𝐴𝐶 + 𝐴𝐵𝐶
Shembulli 4. Të tregohet se si mund të realizohet qarku logjik që realizon operacionin

𝑌 = 𝐴̅𝐵̅ + 𝐴𝐵 me shfrytëzimin e:
a) vetëm qarqeve logjike JODHE,

b) vetëm qarqeve logjike JOOSE
41
Kaçanik
4.6. Tabelat e Karnos

Me aplikimin e postulateve, ligjeve dhe teoremave të algjebrës së Bullit bëhej
thjeshtësimi i shprehjes algjebrike të çfaro funksioni logjik, mirpo gjatë përdorimit të
metodave diete algjebrike kurrë nuk do të jeni të sigurt se a është ei mundshëm minimizimi
i mëtejmë i shprehjes së fituar. Për këtë arsyeje janë zhvilluar metoda të tjera për minimizim
e ndër cilat t më të thjeshta dhe më efektive për minimizimin e çfarëdo shprehje logjike
është metoda e tabelave Karno.
Metoda Katno shfrytëzon rrjetin matricor ndihmës me 2n fusha për numër n të
ndyshoeve logjike në shprehjen algjebrike të funksioneve që shqyrtohet
Tabelat Karno për një, dy, tre dhe katër ndryshore duken:
a) b) c)
d)
Fig 4.15 Dukja e tabelave Karno për a) një,b) dy, c)tri dhe d) katër ndryshore lokale
Numrat decimalë që janë shënuar brenda fushave të veçanta në K-diagramet e dhëna në

anën e majtë paraqesin ekuivalentët e vlerave binare të variablave. Këta numra përdoren
gjatë përcjelljes direkte të vlerave nga tabelat e kombinimeve në K-diagrame për
kombinimet e veçanta të vlerave të variablave.
Kur thjeshton një qark logjik kombinator, është e domosdoshme që të procedohet
sipas diagramit të rrjedhës në fig(). Pika statuse në këtë minimizim është gjithmonë
tabela e plotë e vërtetësisë
42
Kaçanik
Tabela e plotë e
vërtetësisë
Futja në margjinat e Tabela Karno

tabelave Karno
Formimi i blloqeve
elementare
Ekuacioni funksional
Qark i thjeshtëzuar në
reprezentim simbolik
Qark i lidhur me tela
Bazuar në diagramin e rrjedhës, minimizimi bëhet hap-pas hapi.
1. përpilimi i tabelës së Karnos

2. Formimi i unazave
3. shkrimin e funksioneve të ndërmjetme dhe ekuacionin funksional të minimizuar
4. vizatimi i qark të thjeshtuar në reprezentim simbolik
5. Vizatoni skemën elektrike
Minimizimi grafik
Procesi i gjetjes së shprehjes minimale të një funksioni në rrugë grafike mbështetet në
shfrytëzimin e K-diagramit përkatës. Gjatë kësaj ndiqet procedura vijuese:
1. Grupohen fushat me vlera 1, duke pasur parasysh principet e grupimit.
2. Për çdo grup shkruhet minterma e grupit, si prodhim i variablave dhe i kovariablave
(komplementit të variablave), të cilat gjatë gjithë grupit nuk i ndryshojnë vlerat.
3. Shkruhet shprehja minimale e funksionit si shumë e mintermave të grupeve të veçanta.
Principet e grupimit të fushave brenda K-diagramit janë:
• Grupohen vetëm fushat fqinjë, kurse si fqinjë llogariten fushat të cilat tangohen mes vete me
brinjë dhe jo me kënde.
• Në çdo grup mund të përfshihen 2n fusha, ku n= 1, 2, 3,…
• Grupin mund ta formojë edhe vetëm një fushë.
• Një fushë mund të përfshihet njëkohësisht në më shumë grupe.
Si fqinjë llogariten edhe fushat në skajet e kundërta të K-diagramit, duke e paramenduar takimin
e tyre në pakufi, ose si tangim i cili do të ndodhte nëse K-diagrami lakohet.
Demostrimi i një shembulli
43
Kaçanik
44
Kaçanik
45
Kaçanik
Shembulli 3: Për funksionin me tri variabla është dhënë tabela e gjendjeve të gjindet
shprehja algjebrike për këtë funksion.
A B C f
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 0
Fig(4.17) Tabela e gjendjeve për funksionin f me tre variabla
Zgjidhje:
Në tabelën e kanrno,gjatë plotësimit të saj,shënohen vetëm njishat logjikë, ndërsa fushat
të cilave u përgjigjen zerot logjike lihen të zbrasta
Fig() Tabela e Karno për funksionin f

Në tabelë janë paraqitur edhe sipërfaqet e përbashkta(dy sipërfaqe të rendit të
parë) nga të cilat shihen se kufizat e funksionit do ti kenë nga dy variabla.
Kufizat që u përgjigjen këtyre dy sipërfaqeve janë BC’ dhe A’C
46
Kaçanik
Skema e thjeshtuar logjike që i përgjigjet funksionit të Bulit

Y=((A+D)A'BC'+(C+D)'(B'+AD)'=BC'(A'+D)
47
Kaçanik
5. Qarqet logjike
- qarqe me shkallë të ultë të integrimit (SSI) qarqet me deri në 100

komponente në çip për shembull, disa porta logjike;
- qarqe me shkallë të mesme të integrimit (MSI) prej 100-3000 komponente,
shembull të tilla si RAM memoriet prej 1Kb, çipet për kalkulatorët elektronike dhe
mikroprocesorët e parë me më pak se 4000 komponente ;
- qarqet me një shkallë të lartë të integrimit (LSI) nga 3000 deri në 100.000
komponenteku bien memrojet themelore të kompjuterëve me rreth 10 000 transistorë dhe
mikroprocesorët e gjeneratës së tyre;
- qarqe me shkallë shumë të lartë të integrimit (VLSI) çipe me memorie RAM prej 1
Mbit me më tepër se 1 milion transistorë.
Në këtë grup të qarqeve të integruara grupohen, mikroprocesorët kompleks dhe të
programueshëm FPGA (Field-Programmable Gate Array)dhe CPLD (Complex
Programmable Logic Device) komponente elektronike me kapacitettë të lartë.
Qarqet logjike Për realizimin fizik të funksioneve të Bullit përdoren qarqet

ndërprerëse me dy gjendje stabile (diodat dhe transistorët). Meqenëse realizojnë
operacionet e përkufizuar me relacionet e algjebrës së logjike këto quhen qarqe logjike.
Qarqet logjike ndahen në: 1. Qarqe logjike pasive (realizohen në të ashtuquajturën logjikë
me dioda DL) dhe 2. Qarqet logjike aktive (përdoren komponentë aktive p.sh transistorin
si element ndërprerës). Qarqet logjike aktive sot janë shumë lloje si: RTL, DTL, DCTL,
TTL, ECL, LLL, HLL, HTL etj. Se cila prej teknika të përmendura përdoret për realizimin
e qarqeve logjike varet nga: 1. Fleksibiliteti 2. Përshtatshmëria e sistemit logjik për sintezën
e rrjetave të përbëra. 3. Imuniteti i qarkut logjik ndaj zhurmave dhe pengesave. 4.
Shpejtësia e punës 5. Brezi temperaturor 6. Disipacioni 7. Çmimi
Qarqet logjike elementare Quhen qarqe logjike elementare sepse përbëhen prej një
komponete (pasive apo aktive) si element ndërprerës. Qarqet logjike elementare janë: 
Qarku logjik OSE  Qarku logjik DHE  Qarku logjik JO
Nivelet logjike
 Definohen si vlera maksimale dhe minimale p[r sinjalet me t[ cil[t paraqitet ''1''
dhe ''0'', ne hyrje dhe dalje .
 Shënohen si VIHdhe VIL (Voltage Input High, Voltage Input Low) tensioni i lart[
dhe i ulët i hyrjes – respektivishr,
dhe me VOH dhe VOL (Voltage Output High, Voltage Output Low) tensioni i
daljes i lart respektivno isht niveli I ultë
48
Kaçanik
Dalja e QL Hyrja e QL
5V
CC
2,4 V 0,4 V
2V
VOH
0,4 V VIH 0,8 V
VOL VIL
0,4 V
U(1) – niveli i lartë (1 logjik)

U(0) – niveli i ulët (0 logjik)
Madhësia e cila e cila kuantitivisht shpreh imunitetin e qarkut logjik ndaj zhurmës njihet
si margjinë e zhurmës dhe shënohet me NM nëse një sinjal i pa dëshirueshëm ka
amplitudën më të vogël se vlera NM e margjinës së zhurmës për atë qark, atëhere zhurma
e tillë nuk do të shkaktojë ndërrimin e gjendëjes logjike
VOH-VIH) për nivel ''1'' dhe (VIL-VOL)

për nivel ''0''
Nivelet e tensionit të gjendjeve logjike
në dalje (a) dhe hyrje (b) të invertorit
logjik real.
Shpejtësia e punës- koha e vonimit

Vonesa qarqeve elektrike digjitale është koha e cila kalon nga të shfaqja
së sinjalit në hyrje (kontrollit) dhe formimin e nivelit të logjikës në dalje
Koha e propagacionit (përhapjes ) tp definoet si në vazdim :
- tPLH- koha e vonesë së përapjes e kalimit mes gjendjes logjike nga niveli
I ulët (0) në nivel të lartë (1)
-tPHL - koha e vonesë së përapjes e kalimit mes gjendjes logjike nga
niveli I lartë (1) në nivel të ultë (0)
49
Kaçanik
Pos vonesave të brendshme te IC ekzistojnë vonesa në linja e posaçërisht në

linjat e stampuara në pllaka dhe nuk duhet mos përfill as te IC, LSI dhe
VLSI pasi lidhjet e brendshme ndërmjet blloqeve lajmërohen vonesa të
konsiderueshme.
Gabimet të cilat shkaktohen për shkak të vonesave quhen Hazarde sepse janë
të pa parashikime dhe kanë pasoja të dëmshme
Disipacioni
Gjatë punës, qarqet digjitale hargjojnë rrymë nga burimi i furnizimit. Në
katalogë ipet vlera e hargjimit të rrymave pasi ajo varet nga niveli logjik në
dalje. Krahas këtyre hargjimi i qarqeve digjitale varet edhe prej frekuencës të
ndryshimit të nivelit logjikë(frekuenca e punës). Mbushja dhe zbrazja e e
kapaciteteve parazite rrisin hargjimin. Për shkakë të impulseve rrymor të
shkurt dueht filtrohet tensioni i furnizimit të qarqeve digjitale me
kondensatorë me kualitetë të mirë në afërtës të vetë qarkut.
Frekuenca maksimale epunës së qarqeve digjitale është në lidhje të ngushtë

me konsumin dhe si bazë për krahasimin e familjeve të ndryshme të qarqeve
të integruara, është marrë një produkt i i hargjimit dhe të vanesës . Ky produkt
është i etiketuar PDP (power-delay product) të fuqisë (PDP) dhe njësia e
matjes është e njëjtë me atë të energjisë (J respektivisht pJ).
PDP = PDtp
Arsyeja pse është pJ është se vonesa jepet në ns dhe hargjimi mW.
Konsiderohet se një familje IC është më e mirë se tjetra nëse PDP e qarqeve
logjike të saj është më e vogël se e tjetrës
Diapazoni temeperaturorë
50
Kaçanik
Brezi i temperature për përdorim komercial është prej 0oC deri+70oC, për
aplikim në industri -25 oC deri+85 oC, ndërsa ato ushtarake prej -55 oC
deri +125 oC. Temperatura depotizimit(lagerimit) është unike për të gjithë prej
-65 oC deri +150 oC.
Temperatura e brendshme e IC është funksion e temeperaturës së mjedisit dhe
humbjeve (hargjimit). Sipas katalogëve është zakonisht150 oC. Temperatura
më e vogël e mjedisit mundëson mundëson punë me më shumë humbje në
qark dhe të mos e kalojnë kufirin 150 oC
Ngjitja e IC paraqet një grarkesë e konsiderueshme e temperaturës për qark.
Prodhuesit rekomandojnë ngjitjen(saldimin) prej 250 oC - 300 oC në intervale
kohore me kohëzgjatje 10s-60s.
Shtëpizat
a) DIL (dual in line dy rreshta)distanca ndërmjet pinave 0,1 inch
(2,54 mm) shtëpiza prej plastike dhe qeramike
b) Montim sipërfaqësor (surface mounted device SMD) distanca
ndërmjet pinave 0,05 inch (1,27 mm) inshin në fillim e më vonë edhe më
tutje janë zvogluar
c) PLCC ekzistojnë pinat(këmbëzat në të katër anët, dhe për
reduktimin e mëtejshëm të dimensioneve, kambëzat janë
palosur nën fund.
d) Te BGA nuk ekzistojnë këmbrat në kuptim klasik. Në pjesën e
poshtëme të shtëpizës janë të formuara vrimate metalt në rrafshin e
izolatorit. Kur ngjiten, këmbëzat metalike vendoset në topa të salduara
të vendosura në pllakën e stampuar dhe duke ngrohur të gjithë qarkun
e integruar, formohen kontakte elektrike.
Faktori i degëzimit
Faktori i degëzimit në dalje (eng. fan-out) ose faktori I ngarkesës, përcaktohet
si numri maksimal i terminaleve të qarqeve logjike të llojit të njëjtë që mund
51
Kaçanik
të lidhet me daljen e qarkut logjike të vëzhguar, për të mos dalë nga diapazoni
e ndryshimeve të lejuara të nivelit logjikë . Ky faktor tregon se sa hyrje të
qarqeve logjike mund të lidhen me një dalje të vetme.
Faktori i degëzimit në hyrje paraqet numri i terminaleve të pavarura të
qarqeve logjike. Faktori i degëzimit në hyrje më së shpeshti është i kufizuar
me madhësin e shtëpizës d.m.th numri i terminaleve, për shkak të rritjes së
kapacitetit parazit në hyrje, që është pasojë e një numri më të madh lidhësish,
një qark logjik me një faktor më të madh të degëzimeve në kanë shpejtësi
më të ulët se ato me një numër më të vogël të terminaleve.
Shembull Në këtë shembull do të përcaktohet një faktori i degëzimit në
dalje të qarkut logjik CMOS të seros HC CMOS në tensionin 5 V të furnizimit
Nga specifikimi karakteristikave të serive HC të qarqeve CMOS viejmë deri
të dhënat se vlera maksimale e rrymës së daljes kur dalja është në gjendjen
logjike zero IOLmax = 20 μA dhe se vlera maksimale rrymëa në hyrje në cilën
do gjendje është IImax = ± 1μA Bazuar në këto të dhëna mund të konkludohet
se faktori i degëzimit në dalje është në gjendjen ogjike zero 20.
Kur në dalje të qarkut CMOS i serisë HC është njëshi logjik, atëherë vlera
maksimale e e rrymës dalëse IOHmax=-20 μA =-20 μA kjo do të thotë se faktori
i degëzimit në dalje është 20 edhe kur në dalje është gjendja logjike 1
Me qëllim të punës optimale të elementeve logjike, nga prodhuesit e qarqeve

të integruara jepen rekomandimet vijuese. Nëse hyrjet në elementet logjike të
tipit DTL (nga Diode-Transistor Logic),ose të tipit TTL (nga Transistor-
Transistor Logic) nuk përdoren, duhet të lidhen në tensionin furnizues pozitiv
(Vcc) të qarkut. Tek elementet logjike të tipit RTL (nga Resistor-Transistor
Logic) dhe MOS (nga Metal-Oxide Semiconductor) rekomandohet që hyrjet
të cilat nuk shfrytëzohen të tokëzohen. Kurse, gjatë përdorimit të qarqeve
ECL (nga Emitter-Coupled Logic), hyrjet e elementeve të cilat nuk
shfrytëzohen, duhet të lidhen në tensionin furnizues negativ.
52
Kaçanik
Fig(0 Lidhja e hyrjeve të pa shfrytëzuara CMOS JODHE (a) dhe (b) dhe
qarku JOOSE (c).
.
Qarqet logjike elementare
Quhen qarqe logjike elementare sepse përbëhen prej një komponete (pasive
apo aktive) si element ndërprerës.
Qarqet logjike elementare janë:
• Qarku logjik OSE
• Qarku logjik DHE
• Qarku logjik JO
53
Kaçanik
Qarku logjik JO në teknikën me CMOS
Mention the characteristics of MOS

transistor?
1. The n- channel MOS conducts when its gate-
to- source voltage is positive.
2. The p- channel MOS conducts when its gate-
to- source voltage is negative
3. Either type of device is turned off if its gate-
to- source voltag
Tensioni Uhyr merr vlerat përU(0)=0V dhe U(1)=UDD. Kurë është Uhyr= U(0)=0V
tensioni gejt-surs I Q1 është UGS1=0 Q1 i shkyqur por në anën jetër, UGS2=-UDD dhe
Q2 është I kyçur dhe nëpër drejn rrjedhë rryme ID. Meqë q2 dhe Q1 janë të lidhur në
seri rryma nëpër drejn është e njëjtë ID2=0 edhe pse në gejtë zotëron Uhyr që siguron
përçimin e PMOS duke krijuar kaarkteristikën statike ID=f(UDS) për UGS=cont,
konkludojmë se PMOS(Q2) punon në origjinën e karakteristikës dalëse PMOS me
UGS2=UDD. Pra për Uhyr= U(0)=0V në dalje Udal=U(1)=UDD
Uhyr Udal
U(0) UDD=U(1)
U(1)=UDD U(0)=0
Transfer-karakteristika e invertorit CMOS
54
Kaçanik
Vetëm gjatë intervalit kalimtarë mes gjendjeve (2V<Uhyr<3V) ekziston rryma në qark,
si pasoj edhe shpenzimi i energjisë. Në tërë pjesën tjetër disipacioni teoritikishtë është
zero sepëse vetëm njëri nga MOSFET-ët përçon dhe rryma në qark zero.
lnvertori logjik CMOS : (a)skema e qarkut në të cilën janë përdorë simbolet grafik për
transitorët MOS të përmbajnë edhe kyçje për bazën ; (b) skema e qarkut me simbole të
thjeshtuar grafik të transistorëve kur baza është e lidhur për sursin.
55
Kaçanik
Simbolet për transistorët NMOS dhe PMOS të cilët zakonisht përdoren në

elektronikën digitale (a) dhe skema përkatëse logjike e invertorit CMOS (b).
56
Kaçanik
Qarqet logjike universale

Këto qarqe quhen universale sepse përmbajnë në vete komponentë aktive dhe pasive të
cilat mund të jenë:
o Teknika me rezistenca dhe transistor RTL dhe
o Teknika me dioda dhe transistor DTL.
Këto qarqe përdoren për realizimin e operacioneve logjike JOOSE dhe JODHE
Qarqet logjike universale Këto qarqe quhen universale sepse përmbajnë në vete
komponentë aktive dhe pasive të cilat mund të jenë:  Teknika me rezistenca dhe transistor
RTL dhe  Teknika me dioda dhe transistor DTL
Këto qarqe përdoren për realizimin e operacioneve logjike JOOSE dhe JODHE
Qarqet logjike speciale

Qarqet logjike speciale më të popullarizuara në treg janë:
o TTL - Logjika me transistorë
o ECL - Logjika me emiter të çiftuar
o MOS - Logjika me elemente MOS
o CMOS – Logjika me elemente CMOS
Qarqet logjike TTL
Ekzistojnë shumë versione të qarqeve logjike në teknikën TTL, si
Vesioni standard (fig 5.14) është version me shpenzim të vogël, ku shpejtësia është
sakrifikuar për ta reduktuar disipacionin; versioni me shpejtësi të madhe –ku është lejuar
disipacion më i lartë në llogari të rritjes së shpejtësisë; versioni shoti TTL-i cili është më i
përsosur dhe mundëson ngritjen e shpejtësisë së punës pa rritje të përfillëshme të
disipacionit. Dhe në fund versioni shoti i fuqisë së ulët- tek i cili pjesërisht sakrifikohet
shpejtësia në llogari të zvogëlimit të disipacionit. Se cilli prej pesë versioneve të
përmendura përdoret nga aplikimi konkret.
 Osnovna funkcija u implementaciji je NI
 1961 Sylvania, Texas Instruments; 1964 54000 Family;

1966 74000 Family
57
Kaçanik
fig 5.14 Versioni standard i qarkut JODHE në teknikën TTL

Do të analizojmë versionin e integruar të qarkut JODHE të paraqitur në fig 5.15
Fig 5.15. Versioni o integruar i qarkut JODHE në teknikën TTL (Standard TTL two-
input NAND gate- 74XXX series)
Nëse në cilëndo prej hyrjeve sillet nivel i ulët i tensionit potenciali i pikës X do ta ketë
vlerën
Ux =UB1==U(0)+UBES1=0.3 +0.8=1.1V
Sepse në këtë rast bashkimi BE i asaj hyrjeje polarizohet drejt. Por kjo velerë e tensionit
Ux nuk është e mjaftueshme për t’i polarizuar drejt bashkimet BE të transistorëve T1 dhe
T2, prandaj këto dy transistor mbetin të bllokuar.
Në anën tjetër, në bazën e transistorit T4 vie nga burimi VCC përmes rezistencë R2 nivel
i mjaftueshëm i tensionit për polarizim të drejt të bashkimit BE të këtij transistori dhe për
polarizim të drejt të diodës D
58
Kaçanik
Vout=Vb4-(Vbc4+ VD1)=5-(0.7 +0.7)=3.6 V

Qarqet TTL kanë numër të madh të komponentëve, mirëpo në teknikën e integruar më lehtë
realizohen këto qarqe sesa një rezistor i vetëm. Ekzistojnë shumë versione të qarqeve
logjike në teknikën TTL si:
1. Versioni standard – karakterizohet me shpejtësi të vogël dhe disipacion të vogël-
TLL(74)
2. low-power TTL (74L)
3. Schottki TTL (74S)
4. Low-power Schottki TTL(74 LS)
5. Advanced Schottki TTL(74 AS)
6. Advanced low-power Schottki TTL(74A LS)
2. Versioni me shpejtësi të madhe – karakterizohet me disipacion të madh.

3. Versioni shoti TTL – mundëson rritjen e shpejtësisë pa ndikuar në rritje të disipacionit.
4. Versioni shoti i fuqisë
Përparësitë e qarqeve TTL janë:

o 1. Compatiblitet with other ICs
o Shpejtësi e madhe e punës
o Imunitet i mirë ndaj zhurmave dhe pengesave
o Produkti shpejtësi-disipacion i mirë
o Rezistencë e vogël e daljes.
Të metat e qarqeve TTL janë:
• Nuk është e mundur lidhje të drejtpërdrejtë të daljes kështu që nuk mundë të

realizohet funksioni " DHE, përveç kur në dalje ekziston një tranzistor kolektor i
hapur
(Wired output capability is possible only with tristate and open collector types
• Posedimi i zhurmave vetjake
• Pamundësia e paralelizmit të daljeve
• Procesi teknologjik i prodhimit të qarqeve TTL është më kompleks se shumica e
llojeve të tjera të qarqeve digjitale
Qarqet logjike në teknikën NMOS dhe

CMOS
MOSFET-i me kanal P (PMOS) përçon kur tension gejt- surs është negativ
MOSFET-i me kanal N (NMOS) përçon kur tension gejt- surs është pozitiv
Secili lloj i pajisjes është i shkyçur nëse voltazhi gejt- surs është zero.
59
Kaçanik
Kombinimi i transistorëve NMOS dhe PMOS në të njëjtin çip një het si teknik MOS
komplementar apo teknik CMOS. Kjo teknikë gjithashtu kërkon tension pozitiv të
ushqimit.
Qarqet e integruara PMOS dhe NMOS nuk shfrytëzohen si të veçanta; ato përdoren
nëpër qarqe të integruara për realizimin e funksioneve digjitale të memorieve dhe
mikroprocesorëve
 Osnovna funkcija u implementaciji je NI odnosno I
 1959 Bell Labs
Qarqet logjike NMOS dhe CMOS

Invertori NMOS mund të modifikohet, ashtu që të fitohen qarqe logjike JODHE dhe
JOOSE. Qarku në fig 519 paraqet qarkun JOOSE me dy hyrje dhe përbëhet nga dy
elemente identike NMOS ngarkesën e të cilëve NMOS i tretë. Në dalje fitohet nivel i ultë
i tensionit nëse cila do prej hyrjeve(ose të dyja) janë në nivel të lartë të tensionit.
Fig 5.19. Qarku JOOSE në teknologjinë NMOS(NMOS logic two-input NOR)

Qarku JODHE në teknologjin NMOS është paraqitue në fig 5.20. në dalje do të fitohet
nivel i ulët i tensionit vetëm nëse në të dy hyrjet sillen nivele të larta
60
Kaçanik
Qarku JODHE në teknologjinë NMOS(NMOS logic two-input _NAND.

Le të vërejmë se nëse dy MOSFET-ët janë shkyqur, shpenzimi i fuqisë është shumë i vogël.
Mirpo kur dy MOSFET-ët përçojnë, disipacioni ka vlerë të përfillëshme
Po qe se krahasojmë në këtë aspekt qarkun JOOSE dhe JODHE në teknikën MOS , vërejmë
se qarku JOOSE shpenzon fuqi në tri prej katër kombinimeve të mundshme të hyrjeve,
ndërsa qarku JODHE gjatë vetëm njërit prej kombinimeve. Prandaj, nga pikëvështrimi i
disipacionit qarku JODHE ka përparësi. Mirëpo nga ana tjetër, te qarku JOOSE sursët e dy
MOSFETëve janë të përtokëzuar, gjë që e lehtëson fabrikimin.
Qarqet JOOSE dhe JODHE në teknologjinë CMOS janë prezantuar në fig e mëposhtme
PMOS
NMOS
Qarku JOOSE në teknologjinë CMOS

(Two-input NOR in CMOS).
61
Kaçanik
Fig 5.21 qarku JOOSE në teknologjinë CMOS (Two-input NOR in CMOS).
Fig 5.22 qarku JODHE në teknologjinë CMOS (CMOS NAND)
62
Kaçanik
Complementary Metal-Oxid-Semiconductor Logic (CMOS)

 Osnovna funkcija u implementaciji je NE
 1963 Fairchild
63
Kaçanik
Ekzistojnë shumë versione të qarqeve logjike në teknikën CMOS si:

1. Standard CMOS(4000)
2. High spead CMOS (74HC)
3. High spead CMOS compatibile TTL (74HCT)
4. Advanced CMOS (74 AC)
5. Advanced CMOS compatibile TTL (74 ACT)
Familja MOS dhe CMOS karakterizohet me

Përparësitë:
1. imunitet të madh ndaj zhurmave dhe pengesave
2. fabrikim i thjesht, dendësi e madhe e paketiimit, kur është fjala për MOS
3. disipacionin shumë të vogël nëse është fjala për CMOS
4. rezistencë e madhe e hyrjes
Të metat:
1.rezistencë e madhe e dales
2. Shpesh nevojiten dy burime të ushqimit
3. Procesi më kompleks I realizimit teknologjikë, nëse është fjala për teknikën
CMOS
Konkluzion :
1.Familja ECL është në vend të parë sa I përket shpejtësisë së punës
2.Familja TTL ka produktin më të vogël vonesë-disipacion
3. CMOS familja ka disipacion më të vogël
5.4.2. Qarqet logjike ECL
Ndër familjet e qarqeve logjike , Shpejtësinë të madhe të punës e ka familja me emiter të
çiftuar .
Gjatë konstruktimit të qarqeve logjike shumë të shpejta tentohet që transistorët të mos
hyjnë në regjim të ngopjes, për t’iu shmangur zgjatjes së kohës së shkyçjes, e cila është
rezultat i grumbullimit të bartrësve jo kryesor në transistor. Regjimi i përçimit mund të
kontrollohet me projektimin e një qarku ndërpres, tek i cili rryma e emiterit do të
kontrollohej pavarësisht nga rryma e bazës
64
Kaçanik
Fig 5.17 Qarku themelor I teknikës ECL

 Osnovna funkcija u implementaciji je ILI odnosno NILI
 IBM 1956
Familja e qarqeve ECL karakterizohet me:

• Shpejtësi të madhe të punës
• Rezistencë të madhe të hyrjes
• Rezistencë të vogël të daljes
• Stabilitet temperaturor
• Zhurmë të vogël vetjake ,
65
Kaçanik
• mundësi e ciftimit të drejtpërdrejt reciprok të daljeve me qëllim të operacioneve

të tjera logjike
• Dalje të invertuara në mes veti etj.
Krahasimi I familjeve logjike
Parametri CMOS TTL ECL
Qarku logjik NAND/NOR NAND OR/NOR
Faktori degëzimit >50 10 25
Fuqia për port(mW) 1@1MHz 1-22 4-55
Imunitet ndaj Excelent Shumë i mirë Imirë
zhurameve
tPD(ns) 1-200 1.5-33 1-4
Katrakteris EC M
TTL CMOS
tika L OS
74
St 74 10 74 74
Std. A Std.
d. AS 00 C ACT
LS
Faktori
10 40 20 25 20 50 50
degëzimit
Disipacion
i i fuqisë 10 10 1 50 0.5 0.01 0.005
(mW)
Ve Ve Ve
Imuniteti i ry ry ry Po Go Excell Excell
zhurmës go go go or od ent ent
od od od
Vonesa ne
përhapje 10 1.5 1 2 300 70 4.75
(ns)
Produkti
10 10
shpejtësi 15 4 60 70 0.5
0 0
fuqi(pJ)
66
Kaçanik
Krahasimi High Speed Logic (serit e reja )
TTL C MOS CML

74 AS 74 F 74 AHC 74 AVC 74 ALB ECL
Tpd (ns) 1.7 3.8 3.7 2 2.2 0.3
PD (mW) 8 6 0.006 0.006 1 25
Margjina 300 300 550 250 mV 400 150
e zhurmës
(mV)
Produkti 13.6 22.8 0.02 0.012 2.2 7.5
shpejtësi-
fuqit (p-J)
CML – Current mode logic

74 ALB – Advanced low voltage Bi C MOS
74 AHC – Advanced high speed C MOS
74 AVC – Advanced very low voltage C MOS (2.5 V)
(Propagation delay of 2 ns rivals 74 AS bipolar)
 Kur zgjidhni një familje të qarqeve logjike për realizimin e një sistem të veçantë
dixhital duhet marrë parasysh një numër i parametrave të tillë si: zgjedhja dhe
kompleksiteti i funksionitit e ofruara në një teknologji të veçantë, shpejtësinë e punës,
fuqinë e disipacionit,
 imuniteti ndaj zhurmave, diapazoni i temperaturës, çmimi, etj. Nëse synohet
njëkohësisht
 përdorimi i qarqeve logjike që i përkasin familjeve të ndryshme duhet të adresohen
problemi i ndërlidhjes së këtyre qarqeve, shpejtësia e funksionimit të të cilave dhe
nivelet e tensionit sipas rregull ato nuk janë kompatibile
 Lidhja e familjeve të ndryshme të qarqeve logjike
Konkluzion :
1.Familja ECL është në vend të parë sa I përket shpejtësisë së punës
2.Familja TTL ka produktin më të vogël vonesë-disipacion
3. CMOS familja ka disipacion më të vogël
67
Kaçanik
IEEE logic gate pin modifiers
68
Kaçanik
69
Kaçanik
Teknologjitë logjike dixhitale me karakteristika elektrike
70
Kaçanik
Qarqet logjike janë të dizajnuara për të futur dhe nxjerrë vetëm dy lloje të sinjaleve: "lartë" (1) dhe "ulët" (0), siç paraqitet nga një
tension i ndryshueshëm: tension i plotë i furnizimit për një gjendje "të lartë" dhe 0 tensioni për gjendje "të ulët". Në një botë të
përsosur, të gjitha sinjalet e qarkut logjik do të ekzistojnë në këto kufijtë ekstrem të tensionit dhe nuk do të devijojnë prej tyre (d.m.th.,
Më pak se tension i plotë për një tension të "lartë" ose më shumë se zero për një "të ulët"). Sidoqoftë, në realitet, nivelet e tensionit të
sinjalit logjik rrallë arrijnë kufijtë e përsosur për shkak të rënies së tensionit në qarkun e transistorit, prandaj ne duhet të kuptojmë
kufizimet e nivelit të sinjalit të qarqeve logjike, ndërsa përpiqen të interpretojnë tensione sinjalizuese që ndodhen diku midis tensionit
të plotë të furnizimit dhe zeros
71
Kaçanik
Qarqet për përshtatje ndërmjet TTL dhe CMOS

Në fig 5.1 deri5. 3 janë treguar qarqet për përshtatje ndërmjet TTL dhe CMOS dhe
anasjelltas . janë treguar tre raste të furnizimit të qarqeve CMOS (1,2,3)
Rasti më i shpeshtë është se qarku CMOS përdor furnizimin + 5V dhe dhe masën fig 5.1.
kur qarku CMOS lidhet në dalje të qarkut TTL nevojit të rritet tensioni i daljes i qakut
logjik TTL në gjendjen logjike1, gjë që arrihet me vendosjen e rezistencë 2.2kΩ.
Me rastin e vendosjes të qarkut TTL në dalje të qarkut CMOS paraqiten vëshërsi pasi
shumica e qarqeve CMOS nuk mund të ngarkohen me qarqet standarde TTL. Të gjitha
qarqet CMOS mund të ngarkohen L-TTL ose LS-TTL (5.1 B), por me qarqet standarde
TTL mund të ngarkohen vetëm qarqet CMOS 4049, 4050, 4502, 4001 dhe 4002(fig 5.1c,
dh 5.1d). ku në qaqet CMOS 4049, 4050 dhe 4502 mund të lidhen edhe deri dy hyrje të
qarqeve standarde TTL ndërsa në qaqet CMOS 4001 dhe 4002 vetëm një hyrje e TTL
72
Kaçanik
Fig përshtatja e TTL dhe CMOS kur CMOS përdor furnizimin prej +5V dhe masën.
kur CMOS përdor furnizimin prej +10 dhe masën, atëherë përshtatja e tyre në qarkun TTL
është
si në figurën 5.2. pasi në hyrjet TTL nuk kuxon të sillet +10V, në mes të qarkut CMOS( e
cila punon në+10V) vendost një qark CMOS 4096(ose 4049, 4050) i cili furnizohet prej
+5V sikurse qarku TTL fig
Fig përshtatja e TTL dhe CMOS kur CMOS përdor furnizimin prej +10 dhe masën.
Fig përshtatja e TTL dhe CMOS kur CMOS përdor furnizimin prej +5 Vdhe -5V.
Nivelet e tensionit të sinjalit logjike

Qarqet e portës logjike janë të dizajnuara për të futur dhe nxjerrë vetëm dy lloje të sinjaleve:
"lartë" (1) dhe "ulët" (0), siç paraqitet nga një tension i ndryshueshëm: tension i plotë i
furnizimit për një gjendje "të lartë" dhe 0 tensioni për gjendje "të ulët". Në një botë të
përsosur, të gjitha sinjalet e qarkut logjik do të ekzistojnë në këto kufijtë ekstrem të
tensionit dhe nuk do të devijojnë prej tyre (dmth., Më pak se tension i plotë për një tension
të "lartë" ose më shumë se zero për një "të ulët"). Sidoqoftë, në realitet, nivelet e tensionit
të sinjalit logjik rrallë arrijnë kufijtë e përsosur për shkak të rënies së tensionit në qarkun e
tranzistorit, prandaj ne duhet të kuptojmë kufizimet e nivelit të sinjalit të qarqeve logjike ,
ndërsa përpiqen të interpretojnë tensione sinjalizuese që ndodhen diku midis tensionit të
plotë të furnizimit dhe zeros.
Portat TTL operojnë në një tension nominal të furnizimit prej 5 volt, +/- 0,25 volt. Në
rastin ideal, një sinjal "i lartë" i TTL do të ishte saktësisht 5.00 volt dhe një sinjal TTL "i
ulët" 0.00 volt saktësisht. Megjithatë, qarqet reale të portës TTL nuk mund të prodhojnë
nivele të tilla të përsosura të tensionit dhe janë të dizajnuara për të pranuar sinjale "të larta"
dhe "të ulëta" që devijojnë ndjeshëm nga këto vlera ideale. Tensioni i sinjalit të hyrjes "i
pranueshëm" varion nga 0 volt në 0.8 volt për një gjendje "të ulët" logjike dhe 2 volt në 5
volt për një gjendje "të lartë" të logjikës. Tensionet e sinjalit "të pranueshme" (nivelet e
tensionit të garantuara nga prodhuesi i portës mbi diapazonin të specifikuar të kushteve të
ngarkesës) variojnë nga 0 volt në 0,5 volt për një gjendje "të ulët" logjike dhe 2,7 volt deri
në 5 volt për një gjendje "të lartë" të logjikës :
73
Kaçanik
Nëse një sinjal i tensionit që varion midis 0.8 volt dhe 2 volt do të dërgohej në hyrjen e
një portaje TTL, nuk do të kishte përgjigje të caktuar nga porta. Një sinjal i tillë do të
konsiderohej i pasigurt, dhe asnjë prodhues i portës logjike nuk do të garantonte se si do
të interpretonte një sinjal i tillë.
Siç mund ta shihni, diapzaoniet e tolerueshme për nivelet e sinjalit të daljes janë më të
ngushta se sa për sinjalet e sinjalit të hyrjes, për të siguruar që çdo dalje TTL që jep një
sinjal dixhital në hyrjen e një porta tjetër TTL do të transmetojë tensione të pranueshme
nga porta e marrjes. Dallimi midis daljes të tolerueshëm dhe intervaleve të hyrjes quhet
kufiri i zhurmës së portës(qarkut). Për portat TTL, diferenca e zhurmës së nivelit të ulët
është diferenca midis 0.8 volt dhe 0.5 volt (0.3 volt), ndërsa margjina e nivelit të lartë të
zhurmës është diferenca midis 2.7 volt dhe 2 volt (0.7 volt). Thjesht, kufiri i zhurmës
është sasia më e madhe e tensionit të zhurmës ose të "zhurmës" që mund të mbivendoset
në një sinjal të tensionit të daljes së portës së dobët para se porta pranuese të mund ta
interpretojë gabimisht:
Qarqet e portës CMOS kanë specifika të sinjalit të hyrjes dhe daljes që janë mjaft të
ndryshme nga TTL. Për një portë CMOS që punojnë në një tension të furnizimit prej 5
volt, tensioni i pranueshëm i sinjalit të hyrjes varion nga 0 volt në 1,5 volt për një gjendje
logjike "të ulët", dhe 3.5 volt deri në 5 volt për një gjendje "të lartë" të logjikës. Tensionet
e sinjalit të daljes "të pranueshme" (nivelet e tensionit të garantuara nga prodhuesi i portës
mbi një diapason të specifikuar të kushteve të ngarkesës) variojnë nga 0 volt në 0,05 volt
74
Kaçanik
për një gjendje logjike "të ulët" dhe 4,95 volt deri në 5 volt për një gjendje "të lartë" logjike
:
Shihet qartë nga këto shifra që qarqet e portës CMOS kanë kufij shumë më të madh
margjinën ezhurmes se TTL: 1.45 volt për kufij CMOS të nivelit të ulët dhe të nivelit të
lartë të margjinës , kundrejt një maksimumi prej 0.7 volt për TTL. Me fjalë të tjera, qarqet
CMOS mund të tolerojnë dyfishin e sasisë së tensionit "të zhurmës" të mbivendosur në
linjat e tyre të hyrjes përpara setë rrezulton gabimisht interpretimi i sinjalit.
Marxhins e zhurmës CMOS zgjerohen edhe më tej me tensione më të larta të punës.

Ndryshe nga TTL, e cila është e kufizuar në një tension të furnizimit me energji prej 5
volts, CMOS mund të furnizohet me tensione deri në 15 volt (disa qarqe CMOS deri në
18 volt). Këtu janë paraqitur gjendjet e pranueshme "të larta" dhe "të ulëta", si për hyrje
ashtu edhe për dalje, të qarqeve të integruara CMOS që punojnë në 10 volt dhe 15 volt,
respektivisht:
75
Kaçanik
Margjinat të pranueshme për sinjale "të larta" dhe "të ulëta" mund të jenë më të mëdha
se ato të paraqitura në ilustrimet e mëparshme. Ajo që paraqitet paraqet performancën e
sinjalit hyrës "më të keq", bazuar në specifikimet e prodhuesit. Në praktikë, mund të
konstatohet se një qark logjike do të tolerojë sinjale "të larta" me tension
konsiderueshme më pak dhe "ulët" me tensionit dukshëm më të madh se sa ato të
specifikuara këtu.
Anasjelltas, kufijtë jashtëzakonisht të vegjël të margjinës së daljes tregojnë se garanton
gjrndjen e daljes për sinjale "të larta" dhe "të ulëta" brenda 0,05 volt të "rails" të
furnizimit - të jenë optimistë. Të tilla nivele të tensionit të daljes "solid " do të jenë të
vërteta vetëm për kushtet e ngarkesës minimale. Nëse porta po furnizon ose ulet me
rrymë të konsiderueshme në një ngarkesë, tensioni i daljes nuk do të jetë në gjendje të
mbajë këto nivele optimale, për shkak të rezistencës së kanalit të brendshëm të MOSFETs
nës skajin të qarkut të daljes .
Brenda intervalit "të pasigurtë" për çdo hyrje të portës, do të ketë një pikë të
demarkacionit që ndan shkallën aktuale të "sinjalit" të hyrjes aktuale të portës nga sasia
e sinjalit aktual të "të lartë" të hyrjes. Kjo është, diku midis nivelit më të ulët të tensionit
të sinjalit "të lartë" dhe nivelit më të lartë të tensionit "të ulët" të garantuar nga prodhuesi
i portës, ekziston një tension i pragut në të cilin porta do të ndryshojë interpretimin e
sinjalit nga "ulët" ose "Të lartë" ose anasjelltas. Për shumicën e qarqeve logjike , kjo
tension i paspecifikuar është një pikë e vetme:
76
Kaçanik
Në prani të tensionit "zhurmë “AC të mbivendosur në sinjalin e hyrjes DC, një pikë e vetme e pragut
në të cilën porta ndryshon interpretimin e saj të nivelit logjik do të rezultojë në një dalje të çrregullt:
Nëse ky skenar duket i njohur për ju, është sepse ju kujtohet një problem i ngjashëm me
qarqet (analog) op-amp komperator të tensionit. Me një pikë të vetme të pragut në të
cilën një hyrje shkakton daljen të komutoj (kaloj) në mes të gjendjeve "të larta" dhe "të
ulëta", prania e zhurmës së konsiderueshme do të shkaktojë ndryshime të çrregullta në
dalje:
77
Kaçanik
zgjidhja e këtij problemi është pak reagime pozitive të paraqitura në qarkun e

amplifikatorit. Me një op-amp, kjo bëhet me lidhjen e dales në hyrjen noninverting (+)
nëpërmjet një rezistencë. Në një qarkun logjik, kjo përfshin ridizajnimin e qarkut të
brendshëm logjik, duke krijuar reagimet brenda shtëpizës së qarkut në vend të lidhjeve të
jashtme. Një qarkë I projektuar në këtë mënyrë quhet një trigger Schmitt. Schmitt shkakton
interpretimin e tensioneve të ndryshme të hyrjes në bazë të dy tensioneve të pragut: një
prag pozitive (VT +) dhe një prag negativ (VT-):
Schmitt trigger gates are distinguished in schematic diagrams by the small “hysteresis”
symbol drawn within them, reminiscent of the B-H curve for a ferromagnetic material.
Hysteresis engendered by positive feedback within the gate circuitry adds an additional
78
Kaçanik
level of noise immunity to the gate’s performance. Schmitt trigger gates are frequently
used in applications where noise is expected on the input signal line(s), and/or where an
erratic output would be very detrimental to system performance.
Qarqer trigger të Schmitt dallohen në diagramat skematike nga simbol i vogël
"hysteresis" i tërhequr brenda tyre, duke kujtuar kurbën B-H për një material
ferromagnetik. Histerizmi i gjeneruar nga reagimet pozitive brenda sistemit të portës
shton një nivel shtesë të imunitetit të zhurmës në performancën e portës. Qarqer trigger
të Schmitt përdoren shpesh në aplikacione ku pritet zhurma në linjat e sinjalit të hyrjes
dhe / ose kur një dalje e çrregullt do të ishte shumë e dëmshme për performancën e
sistemit
Kërkesat e ndryshime në nivelit të tensionit të teknologjisë TTL dhe CMOS paraqesin

probleme kur dy tipet e qarqeve logjike përdoren në të njëjtin sistem. Edhe pse portat
CMOS operuese në të njëjtën tension 5.00 volt të furnizimit të kërkuara nga portat TTL
nuk është një problem, nivelet e tensionit të daljes TTL nuk do të jenë kompatibile me
kërkesat e tensionit të hyrjes CMOS.
Merrni, për shembull, një portë NAND TTL që nxjerr një sinjal në hyrjen e një portaje
CMOS inverter. Të dy portat janë të furnizuara nga e njëjti furnizim 5.00 volt (Vcc).
Nëse porta TTL nxjerr një sinjal "të ulët" (të garantuar të jetë midis 0 volt dhe 0.5 volt),
do të interpretohet siç duhet nga hyrja e portës CMOS si "i ulët" (duke pritur një tension
midis 0 volt dhe 1,5 volt):
Megjithatë, nëse porta TTL nxjerr një sinjal "të lartë" (të garantuar të jetë midis 5 volt
dhe 2.7 volt), mund të mos interpretohet siç duhet nga hyrja e portës CMOS si "e lartë"
(duke pritur një tension midis 5 volt dhe 3,5 volt ):
79
Kaçanik
Duke pasur parasysh këtë mospërputhje, është plotësisht e mundur që porta TTL të nxjerrë
një sinjal "të lartë" të vlefshëm që është brenda intervalit "të pasigurt" për inputin CMOS
dhe mund të jetë ( gabimisht) interpretohet si "i ulët" nga porta pranuese. Një "rregullim" i
lehtë për këtë problem është rritja e nivelit të tensionit "të lartë" të portës TTL me anë të
një rezistencie pullup:
80
Kaçanik
Something more than this, though, is required to interface a TTL output with a
CMOS input, if the receiving CMOS gate is powered by a greater power supply
voltage:
Diçka më shumë se kjo, megjithatë, është e nevojshme për të ndërfaqur një
dalje TTL me një input CMOS, nëse porta marrëse CMOS është mundësuar nga
një tension më i lartë i furnizimit :
There will be no problem with the CMOS gate interpreting the TTL gate’s “low” output,
of course, but a “high” signal from the TTL gate is another matter entirely. The guaranteed
output voltage range of 2.7 volts to 5 volts from the TTL gate output is nowhere near the
CMOS gate’s acceptable range of 7 volts to 10 volts for a “high” signal. If we use an open-
collector TTL gate instead of a totem-pole output gate, though, a pullup resistor to the 10
volt Vdd supply rail will raise the TTL gate’s “high” output voltage to the full power supply
81
Kaçanik
voltage supplying the CMOS gate. Since an open-collector gate can only sink current, not
source current, the “high” state voltage level is entirely determined by the power supply to
which the pullup resistor is attached, thus neatly solving the mismatch problem:
Nuk do të ketë problem me portën CMOS që interpreton daljen "e ulët" të portës TTL,
sigurisht, por një sinjal "i lartë" nga porta TTL është një çështje tjetër tërësisht. Diapazonin
e tensionit të daljes prej 2.7 volt në 5 volt nga dalja e portës TTL nuk është askund afër
pranushmërisë së pranueshme të portës CMOS nga 7 volt në 10 volt për një sinjal "të
lartë". Nëse ne përdorim një portë open-collector TTL në vend të një a totem-pole output
gate, , megjithatë, një rezistencë pullup me 10 volt Vdd do të ngrejë tensionin "e lartë" të
portës TTL në tensionin e plotë të furnizimit duke furnizuar portën CMOS . Meqë një portë
me kolektor të hapur mund të zhytet vetëm në rrymë, niveli i tensionit të "nivelit të lartë"
përcaktohet plotësisht nga furnizimi me energji elektrike në të cilin është bashkangjitur
rezistenca e tërheqjes, duke zgjidhur në mënyrë të butë problemin e mospërputhjes:
Për shkak të karakteristikave të shkëlqyera të tensionit të qa31es të portës CMOS,

zakonisht nuk ka problem që lidh një dalje CMOS me një hyrt1e TTL. Ç’ështja e vetme
e rëndësishme është ngarkimi aktual i paraqitur nga hyret TTL, pasi dalja CMOS duhet
të jetë rrymë sink për secilën prej hyrjeve TTL, gjersa është në gjendjen "e ulët".
Kur porta CMOS në fjalë është e furnizuar nga një burim i tensionit që më të madhë se
5 volt (Vcc), megjithatë, do të rezultojë problem. Gjendja "e lartë" e daljes CMOS, e
cila është më e madhe se 5 volt, do të tejkalojë kufijtë e pranueshëm të hyrjes së TTL
për sinjal "të lartë". Zgjidhja e këtij problemi është krijimi i një qarku me inverter me
kolektor të hapur duke përdorur një tranzistor diskrete NPN dhe përdorimin e atij për të
ndërlidhur dy qarqett së bashku:
82
Kaçanik
Rezistenca "Rpullup" është opsionale, pasi që hyrjet TTL automatikisht marrin një gjendje
"të lartë" kur lihet lundrues, çka do të ndodhë kur dalja e portës CMOS është "e ulët"
dhe tranzitorja ndërpren(cuts off). Natyrisht, një pasojë shumë e rëndësishme e zbatimit
të kësaj zgjidhjeje është inversioni logjik i krijuar nga transistor: kur porta CMOS jep
një sinjal "të ulët", porta TTL sheh një hyrje "të lartë"; dhe kur porta CMOS jep një sinjal
"të lartë", tranzitorët ngopen dhe porta TTL sheh një hyrje "të ulët". Për sa kohë që ky
inversion llogaritet në skemën logjike të sistemit, të gjitha do të jenë mirë.
TTL to CMOS interfacing

Figura 1 përshkruan interfejsin e qarqeve TTL në CMOS dhe CMOS në TTL . Kur
furnizimi me 5V i jepet TTL dhe CMOS ICS, nivelet logjike të TTL dhe CMOS janë të
ndryshme. Një IC TTL mund të ngas cilin do numër ICs CMOS. Megjithatë, dalja TTL në
'gjendje të lartë' jep 2.4 Volt i cili është më i ulët se tension minimal i kërkuar nga CMOS
IC (që është 3.5V). Për interfacing TTL në CMOS, një rezistencë standarde pull up është
e lidhur që zgjidh problemin e ndërlidhjes siç është përmendur. Kjo është treguar në
Figurën-1 (a).
CMOS to TTL interfacing
83
Kaçanik
Një CMOS IC mund të ngas direct me lehtësi çdo ndërfaqje me low power schottky TTL
IC. Por për të ndërlidhur TTL IC standard, ekziston tampon(buffer) ndërmjet CMOS dhe
TTL ICs. Kjo është treguar në Figurën-1 (b).
Figurat e mëposhtme tregojnë se si të ndërfaqen një sinjal TTL në një qark CMOS dhe një
qark CMOS në një hyrje TTL. Figurat at gjithashtu tregojnë se si të ndërlidhen dy qarqet
nëse nivelet e tensionit janë të papërputhshme(inkompatibile).
Figure 1: TTL-to-CMOS interfacing using pull-up resistor
Figure 2: CMOS-to-TTL interfacing using a CMOS buffer IC
Figure 3: TTL-to-CMOS interfacing using a transistor
84
Kaçanik
Figure 4: TTL-to-CMOS interfacing using a TLL open-collector buffer IC
Figure 5: CMOS-to-TTL interfacing using a CMOS buffer IC

(Roger L. Tokheim, Digital Electronics, 3d ed., McGraw-Hill, New York, 1990)
Si të ndërlidhni TTL dhe CMOS me LED dhe llambat?
Figura-2 përshkruan lidhjen e TTL ose CMOS IC me LED. Siç tregohet në Figura-2 (a),
gjendja e lartë dalaes nga TTL ose CMOS do të ndez LED-in. Konfigurimi tjetër në të
cilin gjendja e ulët do të çojë LED në gjendjen ON shfaqet në figurën-2 (b).
85
Kaçanik
Figura 3 përshkruan lidhjen e TTL ose CMOS IC me llambë. Ndërsa llampa kërkon
rrymë më të lartë, ato ndërlidhen duke përdorur transistorë. lidhja Darlington përdoret për
të përforcuar rrymën edhe më tej, siç kërkohet, e cila është treguar në Figurën-3 (b). Në të
dyja këto raste, llamba do të jetë e ndezur kur pdajla e TTL ose CMOS IC është në
gjendje të 'lartë' logjike.
86
Kaçanik
Paketimi DIP Qarqet e logjike
87
Kaçanik
88
Kaçanik
89
Kaçanik
6. Qarqet kombinuese
6.1. Parimi i matricës ndërprerëse
• matricat komutuese janë të përbëra nga elemente komutuese të cilët janë të
renditur në vargje, sipas rreshtave dhe shtyllave, ashtu që formojnë struktura
matricore.
• funksionet komutuese që realizohen me këto rrjeta janë dhënë në formë të
matricave.
• rrjeta logjike shumë shpesh hasen me emrat e tyre funksional konkret, prej të
cilëve si më të njohur do të përmendim:
koduesi, dekoruesi, multiplekseri dhe demultiplekseri.
koduesi në fakt është strukturë matricore OSE, ndërsa dekoduesi është strukturë
matricore me qarqe EDHE
6.2. Elementet ndërprerëse për realizimin e matricave
ndërprerëse dhe funksioni i tyre
Matricat komutuese mund të realizohen duke përdorur qarqe logjike, por shumë
më shpesh, mund të hasen edhe zgjidhje në formë komponentësh që janë të
realizuar në teknikën e qarqeve të integruara
Një rrjet logjik i njëjtë për një sistem paraqet kodues, për tjetër dekodues, kurse
për të tretin konvertor të kodit. Me praktike për të tre të përdoret një emër i
përbashkët: përkthyes ose translator i kodit.
6.3 Rrjetet kombinuese

Logjika kombinuese
Kur qarqet logjike janë të lidhura së bashku për të prodhuar një dalje të caktuar për disa
kombinime të specifikuara të variablave hyrëse, pa përfshirjen e memorizimit, qarku
quhet logjikë kombinuese.
Procedura e projektimit të qarqeve kombinuese.

1 Definimi i problemit
2. Përcaktoni numrin e variablave të hyrjes në dispozicion dhe variablat e nevojshme O /
P.
3. Ndërtimi i tabelës së së vërtetës
4. Përfitimi i shprehje logjike të thjeshtuara duke përdorur teoremat ose tabelat –K).
5. implementimi i shprehjeve me përdorimin e qarqeve logjike.
Qasja klasike e modelimit sipër thotë se nëse të dy qarqet kryejnë të njëjtin

funksion atëherë ajo me më pak qarqe është e preferueshme pasi që do të kushtojë më pak.
Kjo nuk eshte e vertete kur përdoren IC-të. Meqenëse në një IC të vetme përfshihen disa
porta, kështu që është ekonomike të përdoret sa më shumë qarqe (Porta) të jetë e mundur
nga një paketë tashmë i përdorur. Gjithashtu në IC ndërlidhja e qarqve është e brendshme,
kështu që është gjithmonë më mirë të përdoren lidhje të brendshme që janë me besueshmëri
më të mirë. Pra me IC nuk është numri i qarqeve e që përcaktojnë koston por numri dhe
90
Kaçanik
lloji i IC-ve. Pra, dizajni duhet të marrë parasysh nëse funksioni është e disponueshme në
paketën IC. Përzgjedhja e komponetave MSI në preferencë ndaj qarqeve SSI është
jashtëzakonisht e rëndësishme pasi që do të rezultojë në pakësim të konsiderueshëm të
paketave të IC dhe ndërlidhjen e tyre me tela.
Qarqet kombinuese janë në dispozicion në MSI (Medium scale Integrated
Circuits - Qarqet) Integruar në shkallë të mesme). Komponentë të tillë si mbledhësit ,
zbritës, komperators , dekodert dhe Kodet , multipleserët de multiplekserët etj.
Pjesa XI e do të diskutohen qarqet Aritmetike si mbledhësat / zbritësit,
shumëzuesit dhe komperatort .
Pjesa VI do të diskutojë qarqe kombinatorike Koderi dhe dekoderi, multipleseri,
demultipleksorët etj.
6.5. Koderi dhe dekoderi
6.5.1 Koderi
Koderi –është qark logjik kombinues që ka 2n linja hyrëse dhe n linja dalëse. Në koder
linjat dalëse gjenerojnë kodin binar që u korrespondojnë në vlerën hyrëse. Koderët kanë
më shumë hyrje sesa dalje variablave. Koderi me m-hyrje dhe n-dalje skematikisht duket:
Në hyrje të koderit, në një moment të caktuar

vjen vetëm njëri nga 2n sinjalet hyrëse kurse
në daljet e tij paraqitet fjala kodike përkatëse
n-bitëshe. Në kodet me prioritet më shumë se
një linjë hyrëse mundë të jenë të larta por vetë
ajo që ka prioritet më të lartë do të jetë në
dispozicion.
Koderët përdoren për të përkthyer informacionin nga njëra formë(p.sh
,shkronjë, fjalë, numër) në një seri bitash ndërsa operacioni quhet kodim. P.sh kur
aktivizohet ndonjë tast në tastierën e kompjuterit .atëherë përmes rrjetit kodues përkatës
gjenerohet kombinimi i njisheve dhe zerove përkatëse që i përgjigjet tastit të shtypur..
Shembulli 1. Të projektohet koderi i cili bënë kodimin e shifrave decimale prej 1 deri në 9,
në kodin NBCD.
Zgjidhje
91
Kaçanik
Shembulli 2.
Të projektohet pjesa e koderit që bënë shifrimin e simboleve K, T, 9, * dhe $ nga pulti
komandues i kompjuterit, përmes kodit ASCII të cilit i është shtuar edhe biti për paritet
(P).
6.5.2 Dekoderi
Një dekoder është një qark logjik me hyrje të shumëfishta dhe me dalje të shumëfishtë
(nga n linjat hyrëse në maksimun 2n linja dalëse ) konverton hyrjet e koduara në daljet e
koduara(informacion të kuptueshëm për përdoruesin) ku kodet hyrëse dhe dalëse janë të
ndryshme. Në hyrje të dekoderit sillen të dhënat e koduara që përmbajnë n bita këso të
dhëna mund të ketë më së shumti 2n. Për secilën të dhënë në hyrje parashihet një dalje
kështu dekoderi mund ti ketë më së shumti 2n dalje(fig. Skematikisht, dekoderi paraqitet
kështu: m  2 n ose n  log 2 m
Disa dekoder kanë hyrjet shtesë për kyçje dhe shkyçjes (enable inputs EN) the ato janë
aktive nëse EN=1 dhe shkyçur EN=0
a)Bllok skema e dekoderit b)Simboli logjik i dekoderit 2/4
Vini re se numri i daljeve është më i madh se numri i hyrjeve.
92
Kaçanik
Nëse numri i hyrjeve dhe daljeve është i barabartë, atëherë quhet konvertues.
Për shembull: BCD exes 3 binare në kodin e Grey etj.
Si shembull, ne konsiderojmë 3 - 8 dekodues.
Aplikim i i dekoderve
Dekoduesit përdoren në sistemin numërimit .
b. Ato përdoren në konvertuesit analog në dixhital.
c. daljet e e dekoderit mund të përdoren për të një sistem të displejit
Shembulli 3.
Të projektohet dekoderi përmes të cilit do të bëhet shndërrimi i numrave oktal në numra të
sistemit decimal prej 0 deri në 7.
Zgjidhje:
.
Shembulli 4.
Të vizatohet dekoderi i cili bënë shndërrimin e fjalëve kodike të kodit NBCD në numra
decimal prej 0 deri 9, duke i marrë kombinimet e pashfrytëzuara si arbitrare.
Udhëzim:
Projektohet tabela e gjendjeve (hyret - A, B, C, D dhe daljet – 0, 1, 2, 3, 4, 5, 6, 7, 8, 9)
Tabela duhet ti ketë 24=16 kombinime (10 të kërkuara dhe 6 arbitrare)
Plotësohet tabela Karno prej tabelës së gjendjeve
Nxirren funksionet logjike për vlerat 0, 1, 2, 3, 4, 5, 6, 7, 8 dhe 9
Projektohet qarku logjik
93
Kaçanik
Pajisja digjitale, nëpërmjet së cilës nga fjala kodike 4-bitëshe e identifikon shifrën decimale
përgjegjëse, quhet dekoder BCD/decimal. Veprimi i dekodimit mund të realizohet, në
rastin konkret, qarqeve logjike DHE me nga 4 hyrje, siç është treguar në fig 6.3. siç shihet
nga fig qarku ka gjithsej 4 hyrje, A,B,C,D dhe 10 rende dalëse (të shenuar me 0,1,2,...9)
hyrjet A’,B’,C’,D’ fitohen nga hyrjet përkatëse A,B,C,D përmes invertorve.
Për çfarëdo BCD fjalë , që sillet në hyrje të çarkut, vetëm njëra nga daljet e qarkut do të
jetë në nivel logjik 1 dhe pikërisht dalja e atij qarkuDHE që është e rezervuar për shifrën
decimale e cila i përgjigjet kombinimit aktual të hyrjeve të qarkut . si pikë nisje gjatë
ndërtimit të skemës është shfrytëzuar tabela kombinuese e dekoderit BCD/Decimal, e cila
është treguar në fig 6.1. gjashë kombinimet e fundit të hyrjeve ( shih fug nuk shfrytëzohen
gjatë punës së dekoderit dhe është përvetësuar që, po qese rastësisht në hyrjet e dekoderit
do të sillej ndonjëri nga këto kombinime, në të gjitha daljet e tij do të fitoheshin zero
logjike, gjë që do të ishte indikator se në hyrje është sjell ndonjë nga kombinimet e pa
lejushme.
Sipas tabelës, për secilën nga daljet 0,1,2, ... 9 të dekoderit mund të ndërtohet tabela
pëgjejgjëse Karno dhe sipas saj të caktohet shprehja logjike për atë dalje. Le të ndërtojmë
tabelën karno për daljen 7 dhe ta caktojmë shprehjen përgjegjëse algjebrike për madhësin
binare në këtë dalje, ndërsa, meqenëse për daljet e tjera procedura është plotësisht analoge.
Tabela karno dhe funksioni përgjegjës algjebrik për daljen7 janë paraqitur në fig 6.2.
meqenëse në tabelën Karno figuron vetëm në njësh i cili rrjedhimisht nga kjo paraqet
sipërfaqe të përbashkët të rendit zero. Shprehja për 7 do të përmbaj vetëm në kufizë, e
cila është produkt i katër variablave (7=A’BCD) shprehjet algjebrike të funksioneve të
bulit janë shenuar prans daljeve përkatëse
7=A’BCD
Tabela 6.2. tabela karno dhe shprehja përgjegjëse algjebrike për daljen 7
Kështu, nëse dëshirojmë të dekodojmë fjalën BCD, e cila prezenton numrin decimal
7, atëherë nga fig 6.1 gjykojmë se dalja e qarkut të tetë DHE do të jetë 1, nëse dhe vetëm
nëse hyrjet e këtij qarku DHE janë A=0, B=1,C=1, D=1, e ky kombinim i hyrjeve paraqet
pikërisht fjalën binare që në kodin BCD është e rezervura për shifrën decimale 7.
Nga e tërë kjo që u tha , mund të konstatohet se dekoderi i analizuar sillet si një
ndërpresë me 10 pozita që kontrollohet nëpërmjet instruksionit hyrës BCD.
94
Kaçanik
Ndonjëher është e dëshirueshme që dekosimi të kryhet vetëm gjatë intervalev të

caktuar kohore. Mundësin e kyçje dhe shkyçjes së së dekuderit si të rsi na jep hyrja shtes
S-strobe.
poz Hyrjet Daljet

A B C D 0 1 2 3 4 5 6 7 8 9
0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 1 0 0 0 0 0 0 0 0
2 0 0 1 0 0 0 1 0 0 0 0 0 0 0
3 0 0 1 1 0 0 0 1 0 0 0 0 0 0
4 0 1 0 0 0 0 0 0 1 0 0 0 0 0
5 0 1 0 1 0 0 0 0 0 1 0 0 0 0
6 0 1 1 0 0 0 0 1 0 0 1 0 0 0
7 0 1 1 1 0 0 1 0 0 0 0 1 0 0
8 1 0 0 0 0 1 0 0 0 0 0 0 1 0
9 1 0 0 1 0 0 0 0 0 0 0 0 0 1
10 1 0 1 0 0 0 0 0 0 0 0 0 0 0
11 1 0 1 1 0 0 0 0 0 0 0 0 0 0
12 1 1 0 0 0 0 0 0 0 0 0 0 0 0
13 1 1 0 1 0 0 0 0 0 0 0 0 0 0
14 1 1 1 0 0 0 0 0 0 0 0 0 0 0
15 1 1 1 1 0 0 0 0 0 0 0 0 0 0
Fig 6.1 Tabela kombinuse e dekoderit BCD/Decimal
fi
Realizimi i funksioneve logike me perdorim te dekoderit

Dekoderët realizojnë produkte logjike të hyrjeve të tyre dhe për këtë arsye është
e mundshme qëme shtimin e qarkut logjik OSE në daljen e dekoduesit realizohet cili
do funksion logjik që jepet në formën e shumave produkteve logjike. P.sh funksioni:
është realizuar në mënyrën e treguar në fig
95
Kaçanik
6.7. Llojet kryesore të konvertorëve të kodeve

Konvertuesi i kodit është një qark logjik që i bënë dy sisteme kompatibile edhe pse ato
përdorin kode të ndryshme binare. Është pajisje që shndërron sinjalet binare nga kodi
burim në kodin dalës të tijë
Skematikisht konvertori i kodit m-bitësh në kodin n-bitësh
paraqitet kështu.
kodi i daljes. Një shembull është një konvertues BCD në Ex-
Konvertuesit e kodeve që përdoren më shpesh janë:
BCD në binar;Binar në BCD;Kodi binar në Grey;Kodi Grey
në binar
Për të shndërruar nga një kodi binar A në kodin binar B, linjat
e hyrjes duhet të japin kombinimin e bitëve të elementeve
sipas kodit A dhe linjat e daljes gjenerojnë kombinimin përkatës të bitëve të kodit B. kjo
ilustrohet përmes një shembulli.
Tabela: konvertimi BCD në kodin 3më tepërt
Deci Kodi Binar I hyrje Kodi i exes3 i daljes
mal A B C D A B C D
0 0 0 0 0 0 0 1 1
1 0 0 0 1 0 1 0 0
2 0 0 1 0 0 1 0 1
3 0 0 1 1 0 1 1 0
4 0 1 0 0 0 1 1 1
5 0 1 0 1 1 0 0 1
6 0 1 1 0 0 1 0 1
7 0 1 1 1 1 0 1 0
8 1 0 0 0 1 0 1 1
9 1 0 0 1 1 1 0 0
Vërene kodi excess 3 është gjeneruar nga BCD+0011(310) =Excess 3-cod
96
Kaçanik
Shndërrimi i kodit binar natyral në kodin e Gray-it

NBCD Gray
000 000
001 001
010 011
011 010
100 110
101 111
110 101
111 100
Bazuar në tabell, mund të shkruhen ekuacionet për bitët individuale të kodit Gray-it
Duke minimizuar funksionet e mëparshme logjike, fitohen këto shprehje më të thjeshta:
a) Nga kodi binar në Grey (b) ngakodi Gray në binar.
Shembulli 5. Të projektohet konvertori për shndërrimin e kodit NBCD në kodin 7

segmentesh. Mënyra 7 segmentesh shfrytëzohet për realizimin e displejve të pajisjeve
digjitale, si në figurë.
97
Kaçanik
98
Kaçanik
Shndërrimi i kodit binar natyral në kodin e Gray-it

NBCD Gray
000 000
001 001
010 011
011 010
100 110
101 111
110 101
111 100
Bazuar në tabell, mund
të shkruhen ekuacionet
Duke minimizuar funksionet e mëparshme logjike, fitohen këto
për bitët individuale të
shprehje më të thjeshta:
kodit Gray-it
99
Kaçanik
Konvertuesit e
minimizuar të kodit:
(a) Nga kodi binar në Grey (b) ngakodi Gray në binar.
6.6.1. Multiplekseri
Multiplekseri është qark digjital i cili duke i shfrytëzuar n-sinjale seleksionuese, informatat
nga 2n-hyrjet e tij i përcjell në daljen d, me një renditje të caktuar.
Ekzistojnë bashkësi e linjash selektuese (linja hyrëse 2n dhe linja selektuese n)

Ne e kemi njohur termin termin multiplexing nënkupton transmetimin e një numri të madh
të njësisë së informacionit mbi një numër më të vogël kanalesh ose linjashSkematikisht
mutiplekseri paraqitet kështu:
Multiplekseri (a) simboli (b) struktura brendshme
Multipleks do të thotë shumë në një.

Disa MUX të disponueshëm janë :
4:1 MUX 4 hyrje kështu 22 ose 2 linja selektuese
8:1 MUX 8 hyrje kështu 23 ose 3 linja selektuese
16:1 MUX 16 16 hyrje kështu 24 ose 4 linja selektuese
100
Kaçanik
Hyrjet
Dalja
seleksionuse
S1 S0 Y
0 0 D0
0 1 D1
1 0 D2
1 1 D3
`Për 4:1 MUX

Dalja = me hyrjen e të dhënës Do vetëm nëse 𝑆1 = 0 dhe 𝑆0 = 0
Ngjashëm edhe për daljet tjera
Shprehja e daljes është
𝑌 = 𝐷0 𝑆̅1𝑆̅0 + 𝐷1 𝑆̅1𝑆0 + 𝐷2𝑆1𝑆̅0 + 𝐷3𝑆1𝑆0
Mund të vreni se 4:1 MUX mund të implementohet duke përdorur 2 NOT gates, katër 3
input AND gates and 4 input OR gate.
Fig diagrami logjik i multiplekserit 4 në 1
101
Kaçanik
Qarqet IC MUX kanë mundësin për futjen të dhëna(enable input). Hyrja Enable ( quhet
edhe strobe) dhe mund të përdoret për të lidhur në kaskad dy apo më shumë MUXs. Ky
sinjal është aktiv në low
Fig Multiplekseri (a) struktura brendshme (b) simboli

. Funksioni i hyrjes enable në një MIX është të kontrollojë funksionimin e njësisë.
Në përgjithësi, ato prodhohen në një qark MSI me 2, 4, 8 ose 16 hyrjeve ku numri hyrjeve
seleksionuese është 1, 2, 3 dhe 4. Funksioni i i daljes të multiplexerit me tetë hyrje për të
dhëna (D0 ... D7) dhe tri hyrje përzgjedhëse (S0 ... S2) është:
Adresat
Funk.
EN S2 S1 S0
1 0 0 0 Y=D0
1 0 O 1 Y=D1
1 0 1 0 Y=D2
1 0 1 1 Y=D3
1 1 0 0 Y=D4
1 1 0 1 Y=D5
1 1 1 0 Y=D6
1 1 1 1 Y=D7
0 x x x Y=0
X=cila do vlerë e sinjalit
102
Kaçanik
EN-Enable
Fig përdorimi ni multipleksit për të kryer konversionin paralel.serik

Si një aplikim i multiplexerit, merrni parasysh Figurën 8.51 e cila tregon një konvertues
paralelo-serik. Të dhënat paralele të paraqitura në katër linjat hyrëse janë sekuenciale
paraqitur në dalje si numëruesi i drejtuar nga një oshilator clock nëpër Katër hapat të
numrave binarë të tij: A1A0 = 00, 01, 10, dhe 11. Pas kësaj banaku rivendoset në zero dhe
procesi përsëritet. Edhe pse nuk tregohet, linja Enable mund të jetë të punësuar për të
parandaluar përsëritjen
Zbatimi i Mux.
1. Ato përdoren si selektor të të dhënave për të zgjedhur një dalje nga shumë hyrje të të
dhënave.
2. mund të përdoren për të implementuar qarqe logjike kombinuese
3. përdoren në sistemet multipleksimit kohor .
103
Kaçanik
4. përdoren në sistemet e multipleximit frekuencor.

5. përdoren në Konvertuesit A / D & D / A.
6. Ato përdoren në sistemin e mbledhjes së të dhënave(data acquisition system.).
Zgjerimi i multipleksorit
Të dhënat futen në hyrjet përkatëse të multiplexerit më të vogël. Në hyrjet seleksionuse
këtyre multiplexuesve qohen të njëjtat sinjale. Të dhënat dalëse të multipleksuesit të
stadit të parë çohen te "tjetër" dhe multiplexer, i cili vendos se cilat të dhëna përcillen nga
stadii mëparshëm. zgjerimi mund të bëhet në shumë stade
Realizimi i funksioneve logjike në multiplexer
Përveç funksionit bazë (përzgjedhja e të dhënave), multiplexuesit mund të aplikohen në

mënyrë efikase në realizimin e funksioneve logjike. Kërkesa e realizimit është se
funksioni shprehet në formën e shumës së produktit dhe se produktet përmbajnë të gjitha
hyrjet e ndryshueshme. Për të realizuar funksionin e mëposhtëm:
104
Kaçanik
; është e nevojshme të përkthehet kjo

shprehje në një formë normale:
Realizimi nënkupton lidhjen e variablave A, B dhe C në hyrjet seleksionuese dhe sjellim
nivele korresponduese të tensionit në hyrjet e të dhënave. Nivelet e tensionit përcaktohen
në bazë funksionit të normalizuar. Çdo produkti të Funksionit të dhënë për ketë I përgjigjetë
saktë një hyrje për të dhëna të cilat lidhen me njëshin logjike ndërsa ato hyrje që nuk
mbulohen nga produktet logjike në funksionin e dhënë lidhen zeron logjike (Figura)
Fig. Realizimi i funksionit logjik të tre ndryshore

me multipleker 4/1
Fig. Realizimi i funksionit logjik të tre
ndryshore me tetë hyrje për të dhëna
6.6.2.Demultiplekseri (distributori)
De Multiplekseri nënkupton një në shumë. Është procesi i marrjes së informacionit nga
një një hyrje(duke shfrytëzuar n-sinjale selektive) dhe transmetimi i të njëjtës përmes
njërës nga shumë daljeve .
Skematikisht demultiplekseri paraqitet kështu:
105
Kaçanik
Hyjet e të Hyrjet selekutuese Daljet

dhënave
D S1 S0 Y3 Y2 Y1 Y0
D 0 0 0 0 0 D
D 0 1 0 0 D 0
D 1 0 0 D 0 0
D 1 1 D 0 0 0
𝑌0=𝑆̅1𝑆̅0 𝐷
.
𝑌1 = 𝑆̅1𝑆0 . 𝐷
𝑌2 = 𝑆1𝑆̅0 . 𝐷
𝑌3 = 𝑆1𝑆0 . 𝐷
Qarku mund të implementohet me përdorimin e 3 input AND gates and two NOT gates
106
Kaçanik
Aplikimi
i) Gjen aplikimin e tij në sistemin e transmetimit të të dhënave me zbulimin e gabimit.
ii) Një aplikim i thjeshtë është dekoderi binar në Decimal.
Përdorimi
Demultiplexer përdoret në kompjuter kur një mesazh të njëjtë duhet të dërgohet marrësve
të ndryshme. Jo vetëm në kompjuter, por në ndonjë kohë informacioni nga një burim
mund të ushqehen disa vende.
107
Kaçanik
Adresat
Funk.
S2 S1 S0
0 0 0 Y0=D
0 O 1 Y1=D
0 1 0 Y2=D
0 1 1 Y3=D
1 0 0 Y4=D
1 0 1 Y5=D
1 1 0 Y6=D
1 1 1 Y7=D
Demultiplexer me 74138
108
Kaçanik
Transferimi i më shumë të dhënave me kanal të

përbashkët
Duke lidhur multiplexer dhe demultiplexer, është e mundër të transmetohen të dhënat
digjitale nëpërmjet një numri të reduktuar të përçuesve. Nëse numri i linjave të hyrjes është
n = 2m, është e mundur të kryhet transmetimi i të dhënave në m + 1 linja. Skema përkatëse
logjike është paraqitur në Figurë . Hyrjet seleksionuese janë të lidhura në të njëjtën mënyrë
me të dyja anët dhe prandaj linjat e hyrjes dhe të daljes janë të renditura në mënyrë identike
Disavantazhi i kësaj metode është që transmetimi i të dhënave nga kanalet individuale të

hyrjes në kanalet individuale të daljes nuk ndodhë njëkohësisht por njëri-pas -tjetrit. Ky
parim quhet multiplex kohorë. Kapaciteti i kanalit të përbashkët ndahet midis të dhënave
individuale dhe prandaj vie deri te zvogëlimi i konsiderueshëm në shpejtësinë e
transmetimit
Gjeneratori dhe kontrollori e paritetit

Gjatë transmetimit të informatave binare, me qëllim të detektimit të gabimeve, ose të
detektimit dhe të korrigjimit të tyre, çdo fjale kodike mund t’i shtohet edhe një shifër
për paritet të njësheve. Pariteti mund të jetë paritet çift (ang. even parity) ose paritet tek
(ang. Odd parity), varësisht nga ajo se a bëhet çift ose tek numri i njësheve, pas shtimit
të shifrës për paritet, përfshirë këtu edhe shifrën e shtuar.
Pasi informatat binare bashkë me bitët e paritetit të transmetohen në destinacion,
përmes qarqeve logjike të cilat njihen si detektorë të paritetit (ang. parity checker),
mund të kontrollohet pariteteti i shifrave binare brenda tyre.
Qarku logjik OSE-eksluzive ka veti që në dalje të fitohet njësh logjik kur njëra nga
hyrjet e tij e niveli logjik e tjetra zero(dalja është 1 kur shuma e hyrjeve është 1).Ky
çark gjen zbatim për realizim të gjeneratorit të kontrollit të pariteit(fig 11.11)
109
Kaçanik
Komperatori -Dalja e një qarku OSE ekskluziv (XOR) me dy hyrje është 0 nëse hyrjet
janë të njëjta dhe 1 nëse ato janë të ndryshme. Kjo do të thotë se qarket XOR mund të
përdoren si bazë për krahasim, të cilat janë qarqe që përdoren për të kontrolluar nëse
dy fjalë dixhitale (një sekuencë e shifrave binare, d.m.th bitët) janë të njëjta.
Inverter kontrolluar -Nga tabela e së vërtetësisë ose shprehja logjike Boolean për
qarkun ekskluziv (XOR) është qartë se nëse A = 0, atëherë Y = B, ndërsa nëse A = 1,
atëherë Y = B’. sipas kësaj , një qark me dy hyrje OSE ekskluziv (XOR) mund të
përdoret si një invertor i kontrolluar, në këtë shembull, vlera e A e përdorur për të
përcaktuar nëse dalja , Y, është i barabartë me B ose komplimenti i tij.
Fig gjenerimi i bitit të paritetit tek dhe çift
Gjeneratorët dhe kontrollorët e paritetit

Kur dërgoni n bita të të dhënave përgjatë një linje serike (d.m.th. një bit pas tjetrit) një e
mënyr më thjesht e kontrollimit nëse ka ndodhur një gabim (në një bit ) është përdorimi
bitit të paritetit. Kjo është një bit shtesë i cili i shtohet fjalës n-bitëshe, dhe vlera e së cilës
110
Kaçanik
vendoset në 0 ose 1, për të siguruar që numri i përgjithshëm i bitave që janë 1 në komplet

fjalën (n + 1)bitët e dërguar është tek ose çift (d.m.th. paritet tek ose ]paritet çift).
Qarku XOR mund të përdoret për këtë qëllim pasi që jep vetëm në dalje 1 nëse ë
numëri tek hyrjeve të tij janë 1. Gjeneratori i paritetit i referohet procesit të përcaktimit të
vlerës së bitit të paritetit; kontrolli i paritetit kryhet fjalën (n + 1) –bitësh të pranimin për
të parë nëse ka ndodhur ndonjë gabim.
Shembull
Përdorni dy qarqe XOR me dy hyrje për të prodhuar sistemet e gjenerimit të paritetit dhe
kontrollit për të siguruar që të dhënat me katër bit të dërguara përmes një lidhje serike
transmetohen dhe merren si një fjala me paritet tek .
Zgjidhje
Qarku është treguar në Figurën (). dalja nga qarku 1 dhe 2 do të jetë 1 nëse hyrjet e tyre
kanë paritet tek (d.m.th. 0 dhe 1), si dhe dalja nga porta 3. (Vini re se
nëse portat 1 dhe 2 të dy dalin 1 për të treguar paritetin tek të dy bitëve që ata kanë
krahasuar, atëherë kur përdoret si hyrje të portës 3, dalja e i tij do të tregojë
paritet çift , e cila është e saktë.) Nëse fjala me katër bit ka paritet tek , atëherë biti i paritett
duhet të jetë zero dhe kështu që dalja nga porta 3 kalohet përmes një inverteri për të
gjeneruar bitin e pariteet. (Përdorimi i një inverteri të kontrolluar do të thotë që thjesht
duke ndryshuar bitin e kontrollit në 0, biti i paritetit mund të gjenerohet për një sistem të
paritetit çift .)
Një dalje për prej 1 nga kontrollori i paritetit tregon që të dhënat kanë qenë
pranuar saktë me paritet tek
Fig(0 detektori i realizuar përmet dy gjeneratorëve të paritetit çift a) dhënës b) në marrës
111
Kaçanik
Fig.41 Vlerësimi i marrjes nëpërmjet bitit të çiftësisë
7.Elementet memoruese – flip-flopat
Hyrje
Për dallim nga a rrjetet

kombinuese, rrjeti sekuencial përmban
elemente memorie, ku në rrjetin
sekuencial vlera aktuale e daljes varet
me vlerën aktuale të hyrjes dhe vlerën e
mëparshme të ruajtur në elementin e
memories.
Bistabil është qark themelor i kujtesës në

sistemin dixhitale
Bistabil ka dy gjendje të qëndrueshme

dhe për sa kohë që është i kyçur në burim Fig 7.1 Bistabili i realizuar në
furnizimi me energji nuk i ndryshon teknikën TTL
gjendjet në daljet e tyre.
Bistabili ka dy dalje komplementare
112
Kaçanik
Pulset e taktit
f=1/T Fig () Tehu rritës dhe rënës i taktit

Fig ()Pulset e taktit
7.1 Elementet memoruese themelore

Memorjen e qarqeve (rrjeteve) e sekuenciale e përbëjnë latch dhe flip-flops. Këto
qarqe janë në gjendje të kujtojnë informacionin e madhësisë së një bit të vetëm dhe vetë
paraqesin një rrjet sekuencial. Informacioni i shkruar mbahet mend me përdorimin e
lidhjes rivepruese. Informacioni i shkruar mbahet në mend për aq kohë sa është i pranishëm
tensioni i furnizimit. Për disa element memories të vecant, shkrepja(trigeri) aplikohet në
nivel ndërsa te tjerat trigerimi në teh.
Dallimi në mes latch dhe Flip-flop
Latches janë të kontrolluara nga sinjal Enable dhe ata janë të aktivizuar(shkrepur)
në nivel të tensionit, qoftë pozitive ose negative. Flip-flops përdorin Pulse ose Clock dhe
trigerim në tehun e tij . Në Latches, gjendja e daljes mund të ndryshojë sipas vlerave të
hyrjes, kur niveli aktiv mbahet në hyrjen e Enable. Në Flip-flops, dalja i përgjigjet
ndryshimeve në hyrje vetëm në teh pozitive ose negative të pulsit të klokut në hyrjen e
clock.
FLIP-FLOP: Flip-flops janë pajisje bistabile sinkrone, gjithashtu njihen edhe si një
multivibrator bistable. Sinkron do të thotë se ndryshimi i gjendjes në dalje vetëm në pikë
të caktuar në një hyrje aktivizuese të quajtur Clock (CLK, C), i cili është përcaktuar si një
hyrje kontrolli.
Përdoren shumë lloje të bistabilëve si: RS, RST, T, D, JK, MS etj, por të gjithë
realizohen nga tipi themelor i tyre, ai RS.
7.2. Bistabili (leçi) RS
113
Kaçanik
Qarqet e kujtesës një-bit që shkrepin në nivel quhen qarqe latch . Dy qarqet

themelore që mund të kryejnë këtë funksion fitohen duke kryçzuar qarqet logjike quhen
qarqe latch SR (figura 7.1).
Figura 7-1a tregon skemën të një qark latch SR të ndërtuar nga qarqet JOOSE. Qarku
posedon dy gjendje stabile duke u falemenderura lidhjeve të kryqëzuara: rasti i parë i
përgjigjet gjendjes set kur vlerat e daljes janë Q = 1, Q’  0, ndërsa vlerat e kundërta të
daljes thuhet se janë gjendja e resetimit . Situata është e ngjashme është edhe për qarqet
Letch SR të ndërtuara nga qarqet JODHE (Figura 7....).
Sjellja e qarkut varet nga vlerat të hyrjeve S (set) dhe R (Reset ) të paraqitur në tabelat
më poshtëme në të djathtë qarqeve .
Bistabili SR mund të realizohet përmes dy elementeve logjike JOOSE si në figurë.
S
Q
SR LATCH
S Q S Q
R ~Q R ~Q
Q'
R
a)Skema logjike e Bistabilit RS me b)Simboli grafik i bistabilit RS në
qarqe JOOSE ANSI Y32.2 dhe IEC 60 617
Fig .7.2 Bistabili SR a) skema logjike me qarqe JOOSE, simbolo grafik i qarkut
Qn – gjendja fillestare e RS Tn Tn+1

Qn+1 - gjendja vijuese e RS
a) S R Qn+1 Q’n+1
Tn Tn+1 0 0 Qn Q’n
S R Qn Qn+1 0 1 0 1
0 0 0 0 1 0 1 0
0 0 1 1
1 1 0 0
0 1 0 0
0 1 1 0 b)
1 0 0 1
1 0 1 1
1 1 0 Epadefinuar funksionin logjik
1 1 1 Epadefinuar Qn+1=S+R’Q
c)
Fig 7.3 Tabela kombinuese e flip flopit RS a)Në formën e plotë b) Në formën
e përmbledhur c) Tabela e Karnos për funksionin logjik të flip-flopit RS
Qarku latch SR i ndërtuar nga qarqet JOOSE setohet nga njëshi logjikë e sjellë në
hyrjen S dhe resetohet nga njëshi logjike në hyrjen R. Gjatë kohës së setimit ose resetimit,
114
Kaçanik
hyrja tjetër që nuk përdoret duhet të jetë në logjikë zero. Kur këto operacione nuk përdoren,
të dy hyrjet kërkohen mbahen në zero dhe më pas vlerat e daljes nuk ndryshojnë.
Një rast kur në të dy hyrjet jellet njëshe logjike quhet një kombinim i paligjshëm.
Pastaj përkohësisht, të dy daljet bëhen zere logjike, por është e pasigurt se cila dalje do të
mbetet zero pas kthimit të vlerave të hyrjes në zero. Nëse vlerat e hyrjes kthehen në kohë
të ndryshme në zero, atëherë ajo hyrje do të përcaktojë gjendjen e rezultatit që u kthye së
fundmi në zero. Nga ana tjetër, nëse vlerat e hyrjes ndryshojnë në të njëjtën kohë, atëherë
vonesat në qarkun logjikë vendosin mbi gjendjen e daljes.
Duke u nisur nga skema logjike e tbistabilit SR me qarqe JOOSE, e cila është dhënë
në figurën 7.2a, dhe duke pasur të njohur se si duken qarqet elementare JOOSE në
teknologjin NMOS dhe CMOS ky Bistabil realizohet në teknikën TTL ),në teknikën
NMOS dhe në teknikën CMOS. Figurat 7.4, 7.5 dhr 7.6) tregojnë skemat elektrike
për teknikat përkatëse
VDD
Qarku
Qarku JOOSE
JOOSE në NMOS
në NMOS
Q
Q'
R
S
Fig 7.4 Bistabilo SR në teknologjinë TTL Fig 7.5. Bistabili SR në teknologjinë NMOS me qarqe JOOSE
115
Kaçanik
VDD
Q' Q
R
S
a)
Fig 7.6. Flip-flopi RS në teknologjinë CMOS me qarqe JOOSE
Fig7... Ilustrimi i punës së bistabilit SR me qarqe JO OSE
116
Kaçanik
S'
Q
Tn Tn+1
S’ R’ Qn+1 Q’n+1
Q'
R' 0 0 1 1
a)
0 1 0 1
1 0 1 0
1 1 Qn Q’n
Qn – gjendja fillestare e RS
Qn+1 - gjendja vijuese e RS
b)
b)Skema logjike e bistabilit RS

c)
me qarqe JODHE
Fig 7.4. bistabili RS skema logjike me qarqe JODHE b) simboli grafik i qarkut
c ) Tabela kombinuese në formën e përmbledhur
Kontrolli i qarqeve i bastabilit ( letch ) SR të ndërtuara nga qarqet JODHE bëhet

me ndihmën e logjikës së nivel ulët. Në këtë rast, zerot që ndodhin njëkohësisht në hyrje
do të shkaktojnë pasigurin në funksionim dhe për këtë arsye është e nevojshme të
shmangni këto situata me qarqet JODHE .
Midis leç SR me JOOSE dhe leç SR me JODHE ekziston edhe një dallim. Ajo i
referohet një kombinimi të paligjshëm në hyrje. Tek leç SR me qare JOOSE është një
kombinim i paligjshëm në hyrje është për S = 1 dhe R = 1, ndërsa në leç SR me qarqe
JODHE kombinim të paligjshëm në hyrjen S’  0 dhe R ‘ 0.
Quad SR Bistable Latch 74LS279
117
Kaçanik
7.2.1 Bistabili SR sinkron

Puna e bistabilit RS mund të sinkronizohet duke ia shtuar hyrjen për pulset e taktit përmes
dy elementeve DHE, kështu:
b)
a)
Fig 7.7-a) Bistabili SR sinkron b) simboli logjik
Qarqet logjike N1 dhe N2 ndërtojnë bistabilin (leç) RS jo sikron. Ndërsa qarqet

logjikeN 3 dhe N4 luajnë rol kontrolllues , me që i progrmojnë gjendjen e bistabilit pas
paraqitjes së impulsit t takti në hyrjen Clk.
Kështu le të vërejmë se për Ck=0 daljet në N3 dhe N4 janë në nivel të lartë të tensionit,
pa varësisht nga vlerat e S dhe R. Në këtë rastë gjendja në dalje Q dhe Q’ ruhet ( nëse ka
qenë Q=1 mbetet 1, nëse ka qenë Q=0 mbetet 0). Me fjalë të tjera, gjendja në daljet e
bistabilit nuk ndryshon ndërmjet impulseve të taktit
Tn Tn+1
S R Ck Qn+1
0 0 0 Qn
0 0 1 Qn
0 1 0 Qn
0 1 1 0
1 0 0 Qn
1 0 1 1
1 1 0 Qn
118
Kaçanik
1 1 1 E padefinuar
7.3 Bistabili T dhe Bistabili RST
7.3.1 Bistabili T
Bistabili T ka vetëm një hyrje nëpërmjet të cilës sillet sinjali shkrepës (T = trigger
= shkrepje). Ky bistabil realizohet përmes bistabilit SR me lidhjen e hyrjeve S dhe R në
hyrje të përbashkët T. Për konfiguracion nga fig 7.2 (Bistabili SR i realizuar në teknikën
TTL) kjo do të thotë se sinjali shkrepës sillet simetrikisht në bazat e dy transisorëve, me
çrast efektivisht do veproj vetëm vetëm në bazën e tranzistorit të blokuar duke detyruar të
përçoj. Në këtë rastë gjendja në dalje ruhet (për T=0,Qn+1 =Qn) prandaj tabela kombinuese
e flipfopit T është shumë e thjesht fig 7.8 (a dhe b) ndërsa simboli logjik i qarkut c)
Tn Tn+1 Tn Tn+1
T Qn Qn+1 T Qn+1
0 0 0 0 Qn
0 1 1 1 Q’n
1 0 1
119
Kaçanik
1 1 0
Fig 7.8. Tabela e kombinimeve e bistabilit T a) Në formën e plotë b)Në formën e
përmbledhur
c) Simboli logjik i bistabilit T
Shprehja algjebrike për funksionin logjik, që e realizon e bistabili T gjendet shumë lehtë
nga tabela Karno që plotësohet sipas tabelës kombinuese të bistabilit T, siç është treguar
në fig 9
T’ T
Q’n 1
Qn 1
Funksionin logjik
Qn+1= T’Qn + T Q’n
Fig 7.9 Tabela e Karnos dhe shprehja algjebrike për funksionin dalës të bistabilit
T
Dy sipërfaqet e përbashkëta të paraqitura në tabelën e karnos janë të rendit zero dhe

termat algjebrik përkatës të tyre janë të formës T’Qn dhe T Q’n prandaj forma algjebrike
e funksionit dalës të bistabilit është Qn+1= T’Qn + T Q’n
Transformimi i bistabili SR në bistabil T me lidhje të shkurt të hyrjeve ndonjëherë mund

të ndikoj negativisht në funksionimin e qarkut , duke ditur se sjellja e njëkohshme e
impulsit shkrepës në hyrjet S dhe R të bistabilit mund të rezultoj me gjendje të pa definuar
në dalje. Prandaj, transkonfigurimi i bistabilit SR në T bistabil më shpesh realizohet siq
është trguar në fig 7.10
Fig 7.10 Realizimi i bistabilit T sinkron nëpërmjet bistabilit SR
120
Kaçanik
Shpesh herë në rrjetet logjike me dedikim të caktuar paraqitet nevoja për

bistabilin T sinkron, tek i cili përpos hyrjes T ekziston edhe hyrja për impulset e
taktit(clock). Bistabili i tillë ndron gjendjen në dalje me secilin puls të taktit sa herë që
është T=1.
7.3.2 Flip – flopi RST

Për dallim nga flip flori T që ka vetëm një hyrje në të cilën sillen impulset shkrepëse,
lip flopi RST i ka tri hyrje R, S dhe T. Ky element memories tregon veti të dy klasave
tanimë të analizuar të flip-lopëve. Gjatë shfrytëzimit të këtij flip-flopi duhet respektuar
rregullën vijuese. Janë të lejueshme ato kombinime hyrëse te të cilat figuron maksimalisht
nga një 1 logjik( në cilin do moment kohor vetëm njëra nga hyrjet mund të jetë e ngacmuar).
Duke pasur parasysh këtë rregull, tabela kombinuese e flip-flopit RST duket si në fig 7.11.
Gjendja në dalje mund të jepet në mënyrën vijuese:
Për T=0
R=0, S=0, gjendja në dalje ruhet,
R=0, S=1, gjendja në dalje është 1
Për T=1, gjendja në dalje ndryshon
Sipas tabelës kombinuese 7.11 mund të ndërtohet tabela përkatësë e Karno nëpërmjet të së
cilës caktojmë shprehjet algjebrike për funksioni logjik që e realizon ky flip flop. Në
tabelën karno të treguar në figur me x janë shënur kombinime që nuk shfrytëzohen.
Sipërfaqja më e madhe është e rendit 3 dhe jepet me termin algjebrik S, tjetra është e rendit
2 dhe jepet me termin T Q’n, kurse e treta e rendit një dhe përkufizohet me termin R’T’Qn
. Prandaj, shprehja algjebrike për funksionin dalës për funksionin dalës të flip-flopit RST
është e formës :
Qn+1= S + T Q’n+ R’T’Qn
Tn Tn+1
Për T=0
R S T Qn Qn+1 R=0, S=0, gjendja në dalje ruhet,
121
Kaçanik
0 0 0 0 0 R=1, S=0, gjendja në dalje është 0

0 0 0 1 1
Për T=1, gjendja në dalje ndryshon
0 1 1 0 1
0 1 1 1 0
1 0 0 0 1 R’ R
1 0 0 1 1 1 x Q’n
T’
1 1 1 0 x 1 1 x
1 1 1 1 x Qn
x x x
0 0 0 0 0 T
1 x x x Q’n
0 0 0 1 0
0 1 1 0 x S’ S S’
0 1 1 1 x
0 0 0 0 x
0 0 0 1 x b)
0 1 1 0 x funksionin logjik
Qn+1= S + T Q’n+R’T’Qn
0 1 1 1 x
Fig 7.11 Tabela kombinuese për bistabilit RST
7.4. Bistabilit D
Bistabili D e mbanë në mend vlerën binare që aplikohet në hyrje të tij
Bistabili D formohet prej bistabilit SR dhe një invertori si në figurë.
D = Data = e dhënë, informatë
Bistabili D i realizuar me anë të bistabilit RS Simboli i qarkut
Tn ` Tn+1 Tn ` Tn+1
122
Kaçanik
D Qn Qn+1 D Ck Qn+1
0 0 0 0 1 0
0 1 0 1 1 1
1 0 1 x 0 Qn
1 1 1 Qn+1= Dn
Qn+1= Dn
Tabela kombinuese e bistabilit D dhe shprehja algjebrike për Qn+1
Shembull: Qeliza e kujtesës SRAM e realizuar me me bistabilin D

Bistabilët D përdoren për të realizuar qelizave memorike statike të RAM (SRAM cell) në
të cilën memorizohet një bit. Skema e një qelize memorie me një bistabil D është
e paraqitur në figurën. në skemën e kësaj figure janë përdotut simbolet e e zakonshme
për hyrjet dhe daljet te qelizat e kujtesës. IN shënon hyrjen për futjen e të dhënave a
me OUT dalja . për zgjedhjen e qelizave përdoret hyrja SEL, ndërsa hyrja WR (write)
përdoret për të lejuar që të dhënat të futen në bistabilin D.
Fig SH3.2a qeliza e kujtesës SRAM e realizuar me me bistabilin D A) skema e

qarkut b) simvoli grafik I qelëzës së kujtesës
Kur hyrja SEL është logjika zero, përmbajtja memorizohet në bistabil dhe është
e pranishme në dalja OUT të të buferit me tre gjendje . Kur në hyrje SEL dhe WR janë
njëkohësisht në logjikën zero, është e mundur të shkruani bitët në bistabil D
123
Kaçanik
Memoria 1X1 bit
Hyrjet Daljet
Operacioni
SEL R/W’ Din Q+ Dout
Pasivitet 0 x x Q 0
0 0
Shkrim 1 0 0
1 1
Lexim 1 1 x Q Q
Hyrja /dalja e
SET
D Q
të dhënave ( Din/Dout) 1
EN ~Q
RESET
Leximi/
(Shkrimi)'
R/W'
1
Lejimi i
adreses
(SEL)
1
Memoria 16X1 bit
124
Kaçanik
7.5. Bistabilët JK
Me qëllim të eliminimit të gjendjes së pacaktuarq te bistabili SR kur në të dy
hyrjet e tij aplikohet vlera S=R=1, ky problem mund të zgjidhet ashtu që bistanilit SR
në hyrje i shtohen dy qarqe DHE, dhe sjellen lidhe riepruse të reja nga dalja në hyrje të
cilat përfshijnë bistabilin SR dhe qarqet DHE, ashtu siç është treguar në Fig7.15
a)
b)
Fig 7.15. Bistabili JK a) Skema logjike e qarkut ;b) Paraqitja skematike e bistabilit
JK
125
Kaçanik
Nga qarku i bistabilit JK të paraqitur në figurën e mësipërme shihet se:
S=J Q dhe R=KQ
Kjo mundëson që bistabili JK, për J=1 dhe K=1, mos të hyjë në gjendje të
padefinuar, por për këto vlera hyrëse ai e përmbysë gjendjen paraprake.
Ngjashëm si te bistabili SR, edhe për bistabilin JK mund të përpilohet tabela
e gjendjeve, diagrami i gjendjeve , ashtu siç është treguar në vijim:
Tabela e gjendjeve për bistabilin JK
Tn Tn+1
Tn Tn+1
J K Qn+1
J K Qn Qn+1
0 0 0 0
0 0 Qn
0 0 1 1 0 1 0
J’ J
0 1 0 0 1 0 1 Q’ 1 x
1 1 x
0 1 1 0 1 1 Q’n Q
K’ K K’
1 0 0 1
1 0 1 1 Për J=1 dhe K=1 bisatabili e funksionin logjik
Qn+1=JQ’n+K’Qn
1 1 0 1 përmbys gjendjen ekzistuese
1 1 1 0
Tabela e plotë kombinuese për Forma përmbledhëse Tabela Karno për
bistabilin JK bistabilin JK
është:
126
Kaçanik
Simboli grafik i bistabilit JK sinkron
bistabilit JK sinkron
Për shkak të lidhjes rivepruese mund të paraqiten parregullsi në punën e bistabilit

JK si rezultat i vonesës kohore jo të mjaftueshme të sinjalit riveprues. Vonesën e realizojmë
përmes kyçjes së linjave për vonesë në degët rivepruese.
Bistabili MS
Nëse dy flip-flop SR lidhen në kaskadë dhe realizohet lidhja kthyese nga dalja e të
dytit në hyrjen e të parit fitohet bistabili MS (Master – Slave = Zotëri – Skllav) si në figurë.
Fig() Bistabili MS i realizuar përmes me dy Bistabilive RS
127
Kaçanik
Impulse positive të taktit i dërgohen flip-flopit të parë(zotëriut), të cilat pastaj të

investuara bëjnë ngacmimin e bistabilit të dytë (“skllavit”) për Ck=1 bistabili i parë është
kyçur dhe funksion si bistabili JK. Por, në anën tjetër, Ck’=0, ashtu që bistabili i dytë nuk
mund të ndryshoj gjendjen në dalje, që do të thotë se Qn është konstante gjatë gjithë
kohëzgjatjes tv, të impulsit pozitiv të taktit. Është e qart se kushti 7.3 është i plotësuar,
pasi të përfundoj ky impuls, për bistabilitn e parë pason pauaza me kohëzgjatje T-Tp, por
flipflopi i dytë kyçet, sepse ësht C’k=1
Të analizojmë parim e punës së bistabilit MS:
1. Nëse Ck =1  FF – i pare (zotëriu) punon si FF – JK,

ndërsa C k = 0  FF – i dytë (skllavi) nuk mund ta ndryshoj gjendjen.
2. Nëse Ck = 0  FF – i pare (zotëriu) pauzon
ndërsa C k = 1  FF – i dytë (skllavi) punon si FF – RS.
3. Nëse S = Q1 = 1 dhe R = Q1 = 0  Q = Q1 = 1.
4. Nëse S = Q1 = 0 dhe R = Q1 = 1  Q = 0.
Po shihet se në intervalin (T – Tp) vlera e Q1 bartet në daljen Q. konfiguracioni i flip-

flopit MS eliminon mundësinë e paraqitjes së gabimeve për shkak të vonesës së
pamjaftueshme të sinjalit në elementin memorues.
Ndryshimet në gjendjen e e qarkut të Latch SR mund të sinkronizohen me në

sinjal kontrolli (Enable-Aktivizo) siç tregohet në figurën 3-4. Për sa kohë që sinjali i
128
Kaçanik
kontrollit (enable sinjal leje) në logjikën zero, daljet e e qarqeve JODHE janë në njësh
dhe vlera që janë futur(shkruar) në qark latch nuk mund të ndryshohet. Në çastin e e
ndryshimit të sinjalit Enable në logjikë të nivelit të lartë, hyrjet e qarqve JODHE bëhen
aktive dhe i lejojnë sinjlatet hytëse në SR të shkaktojnë ndryshimet e gjendjeve përkatëse.
Fig SR latch me sinjalin e sinkronizimit Enable
Bistabili realizohet ashtu që në çdo moment kohorë njëri transistorë përçon dhe
tjetri është i bllokuar.
p.sh Tr1 është i ngopur e Tr2 i bllokuar. Nëse në hyrjen R sillet impuls shkrepës,
Tr2 kalon në regjim aktiv. Si rezultat rrite Ic2 dhe rënja e tensionit Rc2 zvoglon tension
Uc2=Ucc-Rc2-Ic2 në kolektorin e tij (dalja Q’) dhe përmes Rs2 përcillet në bazën
Tr,rezulton me zboglimin e IB1 dhe Tr1 hynë regjim aktiv. Zvogëlimi IB1 sjellë
zvogëlimin e IC1rrjedhimishtr edhe rënja tensionit në RC1 ;Uc1=Ucc-Rc1-Ic1 do të rritet dhe
përmes Rs1përcillet në bazën e TR2 duke e futur TR2 thellë në regjim aktiv.
Në qoftë se sinjalet shkrepëse në hyrjet S dhe R i konsiderojmë si sinjale hyrëse,
ndërsa tensionet në kolektorët e transistorëve Tr1 dhe Tr2 si sinjale dalëse, nuk është
vështirë të ndërtohet Tabela kombinuese që i përgjigjet flip-flopitRS (figura-Tabela)
Pyetje dhe detyra

Cila nga deklarimet e mëposhtme është i saktë për shkak të reagimit(trigerimin) të
elementeve bistable?
a. leç (latch) është flip-flop që reagon në nivel

b. leç (latch) është flip-flop që reagon në teh
c. flip-flop është latch që reagon në nivel
b. flip-flop është latch që reagon në teh
129
Kaçanik
Për skemën e treguar më poshtë, nëse sinjali drejtkëndësh zbatohet në formën e sinjalit të clock-it në
flip-flop që reagon në teh, atëherë ku do të jetë ndryshimi në daljen e tij?
o Vetëm në tehun rritës
o Vetëm në tehun rënës
o Ose në tehun rritës ose në tehun rënës
o as në tehun rritës as në tehun rënës
Cili do të ishte ekuacioni karakteristik i flip-flopit SR që korrespondon me skemën e

tabelës së karnos të paraqitur më poshtë?
a. S + RQn
b. S + RQn
c. S + RQn
d. S + RQn
Nga tabela e Karnos –të dhënë më poshtë, cili do të ishte ekuacioni i gjendjeve
(funksionin logjik) i flip-flopit D
a. Qn+1 = QnD
b. Qn+1 = QnD’
c. Qn+1 = D’
d. Qn+1 = D
22) Cili flip-flop luan një rol jetik të funksionimit si bllok themelor i një numëruesi?
a. S-R flip-flop
b. J-K flip-flop
c. D flip-flop
130
Kaçanik
d. T flip-flop
Cila është gjendja e ndaluar /kusht në flip-flopin S-R që duhet të eliminohet për shkak të
natyrës së paparashikueshme të daljes ?
a. S = R = 0
b. S = 0, R = 1
c. S = 1, R = 0
d. S = R = 1
Konsideroni invertorin e ndërlidhur kryq të treguar më poshtë. Duke kryer operacionet e
rivendosjes(reset) dhe vendosjes(set), nëse qarku vazhdon të mbetet në gjendjen reset dhe
vendosni gjenjen set përkatësisht, atëherë cili është kapaciteti i ruajtjes bit-it i invertorit
të ndërlidhur kryq?
a. 0
b. 1
c. 2
d. 4
Nëse latch S-R aktive-LART ka 0 në hyrje S dhe 1 në hyrje R dhe pastaj hyrja R shkon
në 0, latch do të jetë ________.
A. Set
B. Reset
C. Clear
D. Invalid
Cila është kapaciteti binar i ruajtjes i ndonjë flip-flopi?
o 1 bit
o 2 bita
o 16 bita
o pakufi bitA
Ekuacioni karakteristik i D-flipflop nënkupton që _____.

a. Gjendja tjetër varet nga gjendja e mëparshëme
b.gjendja tjetër varet nga gjendja aktuale
c. Gjendja tjetër është e pavarur nga gjendja e mëparshëme
131
Kaçanik
d. Gjendja tjetër është e pavarur nga gjendja aktuale
Pse D-flipflops kanë përcaktimin ose nomenklaturën si 'Data Flipflops'?

a. Për shkak të aftësisë së tij për të pranuar të dhëna nga flipflop
b. Për shkak të aftësisë së tij për të ruajtur të dhënat në flipflop
c. Për shkak të aftësisë së tij për të transferuar të dhënat në flipflop
d. Të gjitha sa më sipër
Cili është / janë funksioni / et kryesore e elementeve të kujtesës që përdoren në qarqet

sekuenciale?
a. Ruajtja e informacionit binar
b. Specifikon gjendjen e sekuencave
c. Të dy a & b
d. Asnje nga te sipermet
Cili tip i flip flopëve është treguar në fig. () JK;SK

Clock IN1=1MHz sa është frekuenca në dalje?
a)500kHz;
b)250kHz;
c) 25kHz;
d)10kHz
Të dy flipflopët janë setuar të pjestojnë me 2. J=1, K=1, PR=1 dhe

CLR=1.Pra, rezultati i stadit të parë do të jetë 500 kHz, që është hyrja Frekuenca e stadit
të dytë. Rezultati i staës së dytë do tëtë jetë 250 kHz
Detyrë :Realizoje ne NI Mu;tosim Master slave me JK flipflpp
132
Kaçanik
133
Kaçanik
8. Regjistrat
Grupi i flip–flopëve të vendosur paralel të cilët përdoren për ruajtjen e përkohshme
të shënimeve binare quhet regjistër. Regjistrat mund të jenë të gjatësive të ndryshme por
më së tepërmi përdoren regjistrat si: 4 bitë, 8 bitë, 16 bitë dhe 32 bitë.
Regjistri i nevojshëm për ruajtjen e shënimit 4 bitësh është treguar në figurën e

mëposhtme.
Regjistrat përdoren për përpunimin e shënimeve, ruajtjen e tyre, realizimin e operacioneve

aritmetikore, shndërrimin e kodeve paralele në kode serike dhe anasjelltas etj.
Regjistrat përdoren si akumulator për rruajtje të përkohshme, gjegjësisht pranim të të dhë-
nave hyrëse, mes-rezultateve ose rezultateve përfundimtare në procesin e përpunimit të të
dhë-
nave, pastaj janë të domosdoshëm si bufer në vendet ku është e nevojshme lidhja e pjesëve
të
pajisjes digjitale të cilat punojnë me shpejtësi të ndryshme. Gjithashtu, ata përdoren gjatë
realizimit të operacioneve aritmetike dhe logjike: komplementimit, raste të veçanta të
shumëzimit
dhe pjesëtimit, pastaj në procesin e informacioneve si konvertor për konvertimin e të
dhënave
nga forma paralele në serike dhe anasjelltas etj
Për hyrjen e të dhënës në regjistër përdoret termi ngarkimit, futje ose akomodim (ang.
load),
ose shumë rrallë shkrim (ang. write) në regjistër, ndërsa për daljen e të dhënës nga regjistri
përdoret termi lexim (ang. read) i përmbajtjes.
Regjistrat në bazë të mënyrës së shkrimit (futjes së informatës binare në regjistër) dhe
leximit (nxjerrjes së informatës binare nga regjistri) ndahen në dy grupe:
1. Regjistra zhvendosës (shift) dhe

2. Regjistra stacionar.
134
Kaçanik
Regjistra zhvendosësh
Regjistri i cili shkrimin apo leximin e shënimit e kryen duke zhvendosur shënimin binar
në të djathtë ose në të majtë quhet regjistër zhvendosës.
Te ky lloj i regjistrave dalja e secilit flip-flop lidhet me hyrjen e flip-flopit vijues, ashtu
që mundësohet zhvendosja e bitëve të shënimeve nga njëri flip-flop në tjetrin
Dalja paralele
Zhvendosja në
të djathtë
Dalja në seri
Hyrja në seri Regjistri A
Fig. 8.2 . bllok diagrami i regjistrit për zhvendosje në të djathtë

Kontrollin e zhvendosjes në të djathtë, detyrë e të cilës është aftësimi i regjistrit për
kryerjen e zhvendosjes
Hyrjen në serim e cila është linjë e kyçur në hyrjen e flip-fopit të fundit në majtë të
regjistrit,
Daljen në seri, e cila është një linjë nga dalja e flip-flopit të fundit në të djathtë të
regjistrit
Daljen në paralele, të përbërë nga n-linja (nga një për të gjithë flip-flopët e
regjistrit)
Në bazë të mënyrës së shkrimit dhe leximit të shënimeve dallohen këta tipa të shift
regjistrave:
 SISO (regjistër zhvendosës me hyrje dhe dalje në seri),

 SIPO (regjistër zhvendosës me hyrje në seri dhe dalje paralele),
 PISO (regjistër zhvendosës me hyrje paralele dhe dalje në seri) dhe
 PIPO (regjistër zhvendosës me hyrje paralele dhe dalje paralele).
Çdo regjistër duhet të ketë hyrjen për resetim (pastrim) CLR = Clear, si dhe hyrjen
CP për impulset e taktit (Clock – Pulses) të cilat sinkronizojnë të gjitha veprimet në
regjistër.
135
Kaçanik
Bllok skema e regjistër zhvendosës me hyrje paralele dhe dalje në seri dhe
b)regjistër zhvendosës me hyrje në seri dhe dalje paralele
Regjistri zhvendosësh SISO

Te ky regjistër shkrimi dhe leximi realizohen në mënyrë serike. Këta regjistra janë të
përshtatshëm për realizimin e qarqeve për vonim të sinjalit digjital. Vonesa varet nga
perioda kohore e impulsive të taktit. Pra, kjo periodë e shumëzuar me numrin e fli-
flopëve në regjistër e jep kohën për të cilën do të vonohet sinjali digjital në dalje.
Regjistri zhvendosës SISO duket:

136
Kaçanik
FF3 FF2 FF1 FF0

Hyrja SET SET SET SET
D Q D Q D Q D Q
CLK ~Q CLK ~Q CLK ~Q CLK ~Q

Impulset RESET RESET RESET RESET
e taktit
Fshirja
(resetimi)
Regjistri zhvendosësh SISO
Për ta pare principin e punën së regjistrit SISO, supozojmë se në regjistër duhet të

kalojë numri binar 1111. Analizën do ta bëjmë përmes diagrameve kohore.
Gjendja e 4 flip-flopëve (regjistrit) pas 9 impulseve të taktit në mënyrë tabelore duket:
137
Kaçanik
Secili impuls i taktit i zhvendos impulset e shënimeve për një flip-flopë në të djathtë.
Dalja është e vonuar për katër impulse të taktit
Ky lloj i regjistrave përdoret për të realizuar qarqet për vonim të sinjalit digjital. Vonesa
varet nga perioda kohore e impulseve të taktit. Pra kjo periodë e shumëzuar me numrin e
flip-flopve jep kohën për të cilën do të vonohet sinjali digjital në dalje
Bllok diagrami i regjistrit SISO është:
Hyrja Dalja
Dn Dn-1 ... D0
Fig 8.4 Bllok diagrami i thjeshtësuar i regjistrit

zhvendosësh me hyrje dhe dalje në seri
. Regjistrat zhvendosës me mijëra bit ndërtohen me elemente MOS sepse zënë

shumë më pak vend sesa elementet bipolarë dhe njëherit shpenzojnë shumë më pak energji.
Shembull: SISO
138
Kaçanik
Me shtimin e qarqeve logjike DHE regjistrit zhvendosës SISO formohet regjistri

zhvendosës SIPO apo PISO varësisht se hyrjet apo daljet janë realizuar përmes qarqeve
logjike DHE. Regjistri SIPO dhe PISO përdoren për shndërrimin e kodeve serike në kode
paralele dhe anasjelltasRegjistri zhvendosësh SIPO
Hyrja Dn Dn-1 ... D0 Dalja

në seri në seri
...
Daljet
Qn Qn-1 Q0 paralele
Fig 8.6 Bllok diagrami i regjistrit SIPO
Hyrja në seri FF3 FF2 FF1 FF0

SET SET SET SET Daljja në seri
S Q S Q S Q S Q
CLK CLK CLK CLK
R ~Q R ~Q R ~Q R ~Q
RESET RESET RESET RESET
Resetimi
Impulset e taktit
Kontrollimi leximit
Q Q Q
Q 3
2 1 0
Daljet Paralele
Fig ()-Regjistri zhvendosësh SIPO me mundësi të leximit në seri
Fig. Regjistri zhvendosësh SIPO me mundësi të leximit në seri

Regjistrat SIPO gjejnë aplikime të shumta si njësor rrethor (kur dalja në seri lidhet me
hyrjen në seri). Shohim gjithashtu se ky regjistër mund të përdoret edhe si shndërrues i
kodit serik në kod paralel.
139
Kaçanik
Regjistri zhvendosësh PISO
Hyrjet Bn Bn-1 B0
paralele
...
Dn Dn-1 ... D0 Dalja

Hyrja
në seri në seri
Fig 8.8.- Bllok diagrami i regjistrit PISO
Hyrjet paralele
B3 B 2
B 1
B 0
Kontrolli Leximit
Hyrja në seri FF3 FF2 FF1 FF0

SET SET SET SET
S Q S Q S Q S Q
Daljja
CLK CLK CLK CLK
në seri
R ~Q R ~Q R ~Q R ~Q
RESET RESET RESET RESET
Resetimi
Impulset e taktit
Fig ()Rexhistri PISO
Së pari duke vendosur 1 në RESET resetohet regjistri (bëhet 000) e pataj vendoset
RESET=0. Le të shohim si do të shkruanim numrin 1101 në regjistrin PISO. Në hyrjet
paralele futen 1,1,0,1 përkatësisht.duke vën 1 në hyrjen Kontrolli Leximit, mundësojmë që
përmbajtja e dhënë të vendoset në flip-flopët e regjistrit nëpërmjet hyrjeve për rivendosje
të cilët të cilët bëhen 0,0,1,0 përkatësisht, kështu rivendosen njishet në flipflopët
FF3,FF2,FF0 kurse FF1 mbetet në gjendjen zero. Leximi i përmbatjes së futur bëhet në
daljen serike Q0 pas 4 imulseve të taktit
140
Kaçanik
Rexhistrat PISO përdoren si shndërrues të kodeve paralele në kode serike. Sistemet e

shndërruese prej një lloji të kodit në llojin tjetër i quajmë UART(universal Asynchronous
Reciver-Transmitter –marrësi- dhënësi universal asinkron)
Fig parimi i lidhjes serike asinkrone
0
0
Parimi i lidhjes serike asinkrone
0
U1
0 A QH Tx X1
B
0 C
Hyrjet paralele D U2
0 E 2.5V Rx
F D QA
1 G QB
H QC Dalet et paralele
QD
1 Resetimi SER QE
QF
~SH/LD ~CLR QG
1 INH CLK QH
~CLR
Resetimi SHIFT_8POUT
CLK
SHIFT_8PIN 1 8BIT POUT SHIFT REG
Impulset e taktit
4BIT PIN SHIFT REG
141
Kaçanik
142
Kaçanik
143
Kaçanik
144
Kaçanik
145
Kaçanik
VCC Parimi i lidhjes serike sinkrone

5.0V VCC U3
U1
4 5.0V 3 14
A QA
3 A QA 14 5 4 B QB 13
4 B QB 13 6 05 C QC 12
5 C QC 12 7 6 D QD 11
6 D QD 11
VCC 7 ENP RCO 15
7 ENP RCO 15 U8 10 ENT
10 ENT
9 ~LOAD
9 ~LOAD 1 ~CLR
1 ~CLR
NAND3 2 CLK
2 CLK X5
74163N
74163N
2.5V
U4
U2 12
3 A QA 14 15
2 3 A QA 14 4 B QB 13 14
4 B QB 13 05 C QC 12 13
5 C QC 12 6 D QD 11
6 D QD 11 SYNC 97
SYNC ENP RCO 15 U9
17 15 SYNC U11A 10
ENP RCO ENT
10 ENT SYNC 11
9 ~LOAD
9 ~LOAD 1 ~CLR 16
1 ~CLR 8 NAND3
7404N 2 CLK
2 CLK U11B
X1
74163N
74163N
7404N 2.5V
1 0 U5 SDATA
3 SDATA VCC
CLOCK X2
25 2 A QH 13
3
RESET_L 1 4
B 31
C
26 5 D U7 2.5V
10 E U6 18
0
27 11 F SDATA
CLOCK
CLOCK 12 G 17 10 3 1D 1Q 2 30
14 H SDATA
1 A QA 3 4 2D 2Q 5
X3
0
0 2 B QB 4 1920 7 3D 3Q 6
1 SER CLOCK QC 5 21 8 4D 4Q 9
QD 6 22 13 5D 5Q 12
RESET_L 15 SH/~LD QE 10 14 6D 6Q 15
2.5V
9 ~CLR 9 ~CLR QF 11 23 17 7D 7Q 16
U10 6 INH QG 12 24 18 8D 8Q 19 29
8 13
7
CLK QH
1 X4
CLK ~OC
11 ENG 28
1kHz 74164N
74166N 2.5V
74ALS373WM
146
Kaçanik
147
Kaçanik
Regjistrat stacionar
Quhen stacionar sepse përmbajtja e tyre mund të lexohet më tepër here, pra nuk
ndryshohet përmbajtja e regjistrit sepse nuk ka zhvendosje të bitëve të informatës. Shkrimi
dhe leximi bëhen në mënyrë paralele, prandaj quhen regjistra stacionar PIPO. Regjistrat
PIPO përbëhen prej flip-flopëve dhe qarqeve logjike DHE.
Bllok-diagrami i regjistrit stacionar PIPO duket si në figurën e më poshtme.
Hyrjet
paralele
Bn Bn-1 B0
...
Dn Dn-1 ... D0
...
Daljet Qn Qn-1 Q0
paralele
Fig 8.10. Bllok diagrami i regjistrit stacionar PIP0
Regjistri stacionar PIPO duket si në figurën e më poshtme.
148
Kaçanik
Hyrjet B B B
B 2 1 0
paralele 3
kontrolli
i shkrimit
FF3 FF2 FF1 FF0

SET SET SET
D Q D Q D Q
CLK ~Q CLK ~Q CLK ~Q

RESET RESET RESET
Fshirja
Impulset e taktit
Kontrolli Leximit
Daljet Paralele Q Q 2
Q 1
Q 0
3
Fig ()-Rexhistri stacionar
149
Kaçanik
Fig 8.11 Regjistri stacionar PIPO
Së pari realizohet regjistri dhe përmes impulsit kontrollues të shkrimit (1 logjik)

vlerat e bitëve B0, B1, B2, dhe B3, (Bi) përshkruhen në flip-flopët përkatës. Përmes impulsit
kontrollues të leximit dhe qarqeve logjike DHE bëhet leximi i përmbajtjes së regjistrit PIPO
(Q3, Q2, Q1 dhe Q0).
Në fig. 5-5 b) është treguar një realizim i regjistrit stacion katër
bitësh duke përdorur katër bistabila SR të shënuar si FFi, ku i = 1,2,3,4. Regjistri i treguar
ka tetë
linja të të dhënave (të informacioneve), prej të cilave katër janë hyrëse: I1, I2, I3 dhe I4,
ndërsa
katër janë dalëse: O1, O2, O3 dhe O4. Krahas tyre ekzistojnë edhe tre linja kontrolli
(komanduese):
për fshirjen e regjistrit CRL, pastaj për regjistrimin e përmbajtjes së re W, si dhe linjën për
lexim
R. Simboli logjik i këtij lloji të regjistri është treguar në fig. 5-5 c)
150
Kaçanik
Paraqitja simbolike
Skema logjike
Fig. 5-5. Regjistri stacionar katër bitësh me bistabila SR
Regjistri sillet në gjendjen fillestare në atë mënyrë që përmes hyrjes për fshirje CRL
dërgohet
1, d.m.th. nivel i lartë tensioni: (CRL = 1). Me këtë bistabilat do të fshihen sepse të gjitha
hyrjet e
tyre për risetim janë aktive Ri=1 (R1 = R2 = R3 = R4 = 1), kështu që gjendja fillestare e tij
do të jetë:
Q1=0, Q2=0, Q3=0 dhe Q4=0.
Skema logjike e regjistrit stacionar katërbitësh me bistabila D të akorduar
151
Kaçanik
Fig. (). Regjistër stacionar katërbistësh me bistabila D të akorduar
a) Struktura logjike
b) Simboli
Fig. (). Regjistri stacionar katërbitësh me bistabila JK
dhe në këtë regjistër janë përdorur bistabila me hyrje asinkrone për risetim Rd me
të cilat
fshihet përmbajtja e tyre. Kjo arrihet me lidhjen e tyre në një linjë të vetme, të shënuar me
CRL
e cila do të jetë aktive në nivel të ulët (regjistri fshihet nëse është plotësuar kushti CRL=0).
Për regjistrat stacionar të realizuar me bistabila të akorduar mund të përdoren bistabila të
cilët reagojnë në tehun rritës të taktit CLK, si dhe bistabila me strukturë MS të cilët
reagojnë në
paraqitjen e tehut rënës të takt-sinjalit.
Shembull:Është e nevojshme të realizohet kapaciteti i RAM statik (SRAM) 8x4
bit. Për të realizuar kujtesën përdorin qarqet dixhitale të njohura: qeliza e kujtesës
realizohet duke përdorur Flip-flopin D(D-leç), dekoderin, qarqet logjike dhe bafer me tre
gjendje.
152
Kaçanik
Kapaciteti i memorjes prej 8x4 bitesh përbëhet nga 8 regjistra statik me kapacitet
prej 4 bitesh. Për realizimin e një regjistri statik kërkohen 4 qeliza memorie. Për realizimin
e e kujtesës do të përdoret qeliza e kujtesës e treguar në Figurën a.
Kujtesa është e organizuar në formën e një matrice me tetë rreshta dhe katër kolona.
Rreshtat e kujtesës janë regjistrat statik me fjalë binare 4 bit. kolonat e kujtesës i përkasin
qelizave për të ruajtur bitat të së njëjtës peshë. Për zgjedhjen regjistrit në të cilin lexohen
të dhënat me 4 bit ose nga e cila shkruhen përdoret një dekoder adresave 3/8. Meqënëse
ekzistojnë bafer me tre gjendje në daljen e qelizave të memories, daljet e qelizave të
kujtesës mund të lidhen me një linjë të përbashkët të daljes. Në fig P4.4 është dhënë bllok
skema e memories statike 8x4 bita.
Shkrimi i të dhënat që janë të pranishme në linjat hyrëse DIN3-DIN0 në regjistrin
e zgjedhur bëhet duke vendosur CS = 0 dhe WE = 0, i cili zgjedh çipin (chip select, CS)
dhe mundëson shkrimin ((write enable, WE).
Leximi i përmbajtjes 4-bit të regjistrit të përzgjedhur bëhet duke vendosur CS = 0 dhe OE
= 0, i cili zgjedh çipin dhe aktivizon baferin me tregjendje të daljes (output enable, OE), në
mënyrë që të dhënat e ruajtura në regjistër të jenë të pranishme në linjat e të të dhënave
dalëse DOUT3-
153
Kaçanik
DOUT0
Fig Paraqitja e buffer-it me tri gjendje

Linja e bitave
Linja e fjalëve
154
Kaçanik
Këmbimi i të dhënave ndërmjet regjistrave nëpërmjet

magjistrales
Bartja e të dhënave prej një regjistri në tjetrin bëhet përmes një numri të caktuar
përçuesish të cilët së bashku formojnë magjistralen, e cila quhet edhe “BUS” (lexohet –
bas) i kompjuterit.
Grafikisht kjo bartje duket:
magjistralja
FF4
FF0
S Q
S Q
R ~Q
R ~Q
FF5
FF1
S Q
S Q
R ~Q
R ~Q
FF6
FF2
S Q
S Q
R ~Q
R ~Q
FF7
FF3
S Q
S Q
R ~Q
R ~Q
Resetimi i regjistrit pranues

Sinjali për lëshim të përmbajtjes
në magjistrale Sinjali për lëshim të të dhënave
nga magjistralja në regjistër
Fig 8.12.-Bartja e të dhënave prej një regjistri në tjetrin nëpërmjet magjistrales
Fig () Bartja e të dhënave prej një regjistri në tjetrin nëpërmjet magjistrales

Sinjali për lëshim të përmbajtjes në magjistrale
Sinjali për lëshim të të dhënave nga magjistralja në regjistër
Resetimi i regjistrit pranues
Përdorimi i magjistrales e zvogëlon numrin e lidhjeve të nevojshme për bartje të të

dhënave, e kjo ndikon në zvogëlimin e numrit të bartjeve që mund të barten
njëkohësisht. Për të përmirësuar këtë të metë, përdorim multiplekserin kohor të punës
së magjistrales.
155
Kaçanik
Çiftoni qarqet sekuenciale në vazhdim me funksione përkatëse të tyre
1. Numërusi ---------------------- A. Ruajtja e programit dhe të dhënave në një

kompjuter dixhital
2. Regjistër -------------------- B. Gjenerimi i variablave të kohës renditjen e
operacioneve të sistemit dixhital
3. Memorie ---------------------- C. Dizajnimi i Qarqeve Sekuenciale
a. 1-A, 2-B, 3-C

b. 1-C, 2-B, 3-A
c. 1-C, 2-A, 3-B
d. 1-B, 2-C, 3-A
Numëruesit janë qarqe logjike sekuenciale, të cilët shërbejnë për njehsimin e
impulseve ose të ndryshimeve të gjendjeve të sinjalit. Në fakt, Regjistri i cili me aplikimin
e impulseve hyrëse kalon në sekuenca të paracaktuara të gjendjeve quhen numërues.
Impulset hyrëse (Sinjalet e kontrolli)t mund të emetohen nga burimi i sinjalit taktik ose nga
çdo qark tjetër që është në gjendje të gjenerojë sinjale dixhitale. Pulset zakonisht janë
periodike, por numëruesit gjithashtu mund të punojnë nën ndikimin e impulseve që
ndodhin në momente të rastësishme. Përveç hyrjes për takt, disa numërues gjithashtu kanë
hyrje shtesë që përcaktojnë metodën e numërimit.
Numëruesi është qark logjike sekuencial............................ i cili me aplikimin e
impulseve hyrëse në te kalon në sekuenca të paracaktuara të gjendjeve.
Cila është vlera e vonesës kohore që futë sistemi digjital në linjën për vonesë me
regjistër zhvendosësh , sidomos në dukurin e një vargu të impulseve të hyrjes?
a. (n + 1) T = Δ
b. (n - 1) T = Δ
c. (n + 1) / T = Δ
d. (n - 1) / T = Δ
156
Kaçanik
9. Memoriet
Hyrje
Memoriet janë pajisje elektronike të cilat përdoren për të mbajtur mend informatat binare.
Memorien e përbëjnë pajisjet që mundësojnë shkrimin(regjistrimin), ruatjen dhe leximin
e të dhënave binare. Operacionet e shkrimit dhe dhe të leximit quhen qasje në kujtesë.
Bazuar në parimin fizik të shkrimit të të dhënave, ne dallojmë:

• magnetike,
• Optike dhe
• memorie gjysmëpërçuese.
Memoria magnetike dhe optike kryesisht përdoret për të ruajtur sasi të mëdha
informacioni dhe informacioni mbetet i memorizuar dhe kur energjia është çkyçur - këto
kujtesa bien në klasën e kujtesave të përhershme(nonvolatile memory).
Memoria gjysmëpërçuese ka për detyrë që në momente të caktuara kohore të pranoj dhe

të ruaj informatën, dhe të mund ta shfrytëzoj përsëri pas ndonjë momenti kohor.
9.1. Memoriet gjysmëpërçuese dhe ndarja e tyre
Memoria gjysmëpërçuese ka për detyrë që në momente të caktuara kohore të pranoj

dhe të ruaj informatën, dhe të mund ta shfrytëzoj përsëri pas ndonjë momenti kohor. E metë
e memorieve gjysmëpërçuese është fshirja e informatës (përmbajtjes) së memories pas
ndërprerjes së ushqimit me energji elektrike. Sot memoriet ndërtohen edhe nga materialet
optike dhe magnetike.
Memoriet gjysmëpërçuese janë të organizuara si matrica, në nyjet e të cilave ndodhen
celulat memoruese. Në secilën prej tyre mund të memorohet një dhe vetëm një bitë i
informatës. Matrica e prezantuar në figur ka 2n.2m=2n+m celula memoruese, prandaj mund
të memoroj maksimalisht 2n+m bitë të informatës binare
1
A0
2
. . 3
Regjistri i Dekoderi i
. adresave . adresave . Celulat
. . . mem-
An-1
. oruese
2n
1 2 3 . . . 2m
Hyrja
Dalja Regjistri i të dhënave
Logjika kontrolluese
R/W
157
(shkruaj/lexo)
Kaçanik
Fig .(s.
Fig ()-Bllok –skema e organizimit të qarkut të integruar memories
Për të mundësuar shtruarjen dhe leximin e informacioneve binare përdoret regjistri për
adresim, në të cilin përkohësisht shënohet adresa binare e fjalës që duhet të shkruhet ose
lexohet. Kjo adresë pastaj dekodohet në dekoderin e adresave, për ta dërguar përfundimisht
sinjalin përkatës nëpër linjën përkatëse.
Përveç regjistrit të adresave, nevojitet edhe regjistri i të dhënave, në të cilin barten të dhënat
që dëshirojmë ti shkruajmë në memorie ose t’i lexojmë nga ajo.
Numri i rreshtave është i barabartë me numrin vendeve memoruese, ndërsa

numri i kolonave na tregon se sa bit mund të ruhen në një vend memorues. Numri i
rreshtave dhe kolonave e definojnë numrin e pinëve adresues dhe të të dhënave në një çip
memorues.
Pjesa qendrore e kujtesës është fusha e qelizës të kujtesës, e cila përbëhet nga numri i
nevojashëmi memorie elementare. Adresa e qelizës të cilës duhet qasje hyn në dekoder të
adresave nëpërmjet qarkut të adresave për ndërlidhe (bufer-tampon). Roli i dekoderit është
selektimi (identifikimi) i qelizës me të cilën duhet të realizohet komunikimi.
158
Kaçanik
Ndërlikueshmëria dekoderit me shpejtësi rritet (në katror) me rritjen e numrit e qelizave

kujtesës. Prandaj, memoriet elementare vendosen në formën e matricës në vend se në rresht
(lineare) . Në këtë rast, adresimi bëhet me përdorimin e dy dekoderëv më të vegjël
(dekoderi i rresht dhe kolonës). Numri i përgjithshëm i qarqeve logjike të përdorura për
realizimin e këtyre dy dekoderëve është dukshëm më të vogël se në rastin e një dekoderi të
vetëm. Kjo qasje nënkupton ekzistencën e dy hyrjeve të adresave për secilën qelizë të
kujtesës. Për qëllim që të zvogëlohet shtëpiza linjat e adresave kumtesave dinamike të
kapaciteteve të mëdha janë të multipleksuara: në mënyrë të veçantë lexohen dhe
memorohen adresat e rreshtave dhe kolonave.
Regjistrimi respektivisht leximi të dhënave bëhet nëpërmjet qarkut për ndërlidhe të
dhënave (Buffer). Zakonisht të njëjtat linja të dhënash përdoren për komunikim në të dy
drejtimet. Arsyeja për këtë ishte thjeshtësimi i shtëpisë. Gjatë regjistrimit, të dhënat duhet
të jenë më të qëndrueshme ", disa kohë para regjistrimit. Në lexim është e nevojshme për
të marrë parasysh vonesën që ekziston mes adresimit dhe paraqitjen e të dhënave në dalje.
Të dhënat në katalogjet e të dhënave përmbajnë vlera konkrete të këtyre vonesave
.
Roli i njësisë së kontrollit është të gjeneron sinjale përkatëse të kontrollit me rastin
futjen, leximi ose fshirja në qelizën të zgjedhur të kujtesës. Inicializimi i shkrimit bëhet
me ndihmën e sinjalit WE (write enable) i cili i dërgohet njësisë të kontrollit të memorie
Për leximi është e nevojshme për të aktivizuar sinjalin OE (output enable).). Njësia e
kontrollit ka një hyrje me emrin CS (chip select) ndihmë "që mund të ndalojë ose të drejtojë
tërë qarkut. Roli i kësaj hyrje është për të mundësuar zgjerimin e kapacitetit të kujtesës
...................
Kapaciteti i kujtesës: Është sasia e informacionit që një pajisje kujtese mund të ruaj.
Kapaciteti i një kujtese shprehet në termin bajt( bytes). Mund të jetë gjithashtu e shprehur
në terma të shumfishëve të bajtëve si kilobajt (KB), megabajt (MB), gigabajt (GB) dhe
madje edhe terabajt (TB).
1B = 8 bit;
1KB = 210 bajt = 1024 bajt;
1MB = 210 KB = 220 bajt;
1GB = 210 MB = 230 bajt;
1TB = 210 GB = 240 bajt
Ushtrimi 9.1:Informacioni 4MB X 8 është shkruar në një kujtesë:. Jepni gjatësinë e një
fjalë kujtimi në atë kujtesë dhe të përcaktojë kapacitetin e saj në kuptim të bajtëve dhe të
bitëve :
1. Gjatësia e një fjale të memories është 8 bit.
2. Kapaciteti i kujtesës llogaritet si më poshtë:
C = 4 X 220 X 8 B = 33 554 432 B = 268 435 456 bit.
Vërejtja 9.1: Gjatësia e fjalës së memories.
Kapaciteti i një kujtese në shumicën e rasteve jepet në formatin e mëposhtëm:
C = A X L, ku L është gjatësia e fjalës së memories. P. sh, nëse marrim parasysh kujtesës
në të cilën është shkruar 4KB X 8, ne thjesht mund të nxjerrim përfundimin se gjatësia e
fjalës së kujtesës është 8 bit.
159
Kaçanik
Ushtrimi 9.2:
Informacioni i mëposhtëm është shkruar në një pajisje dixhitale të ruajtjes: 4GB X 4.
a. Jepi gjatësinë e fjalës së memories në këtë pajisje;
b. Përcaktoni kapacitetin e kujtesës në termin bajt dhe gjithashtu në terma bit.
Numri i vendeve memoruese=2numri i pinëve adresues

Shembulli 1.12: Llogarit numrin e vendeve memoruese në një çip memorues nëse numri
i pinëve adresues është 17.
Zgjidhje: 217=27·210=128 · 1024=128К
Ky çip memorues përmban 131072 vende memoruese, ose shkurt thënë 128 kilo vende
memoruese
Pinët e të dhënave.
Pinat e të dhënave mund të jenë vetëm hyrës(me shkronjën I), dalës (me shkronjën О )
ose dykahësh(me shkronjat IO ose me shkronjën D-të dhëna.) Numri i pinave të të
dhënave në një çip memorues varet nga numri i kolonave në matricën
memoruese, përkatësisht nga hapësira e një vendi memories p.sh 8 bitë, çdo vend
memorues mund të mbajë 8 bit apo 1 bajt
1Kх8 do të thotë se çipi ka 1K vend memorues ku çdo vend mund të mbajë 8 bit. Kjo
nënkupton se ai çip mund të ruaj gjithsej 8K bit. Çipi 16Kх1 ka 16K vende dhe çdo vend
mban vetëm një bit.
pina për selektim

CS (chip select), CE (chip enable) ose thjeshtë S (select). Shpesh memoria RAM e përdor
shenjën CS’ ose S’, ndërsa ROM shkurtesën СЕ’. nën negacion, që do të thotë se këto pina
do të jenë aktiv kur janë në nivel të ulët
pinave kontrollues
ROM-i ka një pin kontrollues OE (output enable) ose G (gate).
RAM memoria mund të ketë një ose dy pina kontrollues.WE (write enable) për të shkruar
dhe OE (output enable) për të lexuar
.........................
Sipas mënyrës së punës memoriet gjysmëpërçuese klasifikohen në
:
 Memorie vetëm për lexim (ROM)
 Memorie të programueshme ROM (PROM)
 Memorie të programueshme ROM me mundësi të fshirjes (EPROM, EEPROM)
 Memoriet statike RAM dhe
 Memoriet dinamike RAM.
Sistemet mikrokompjuterike kanë dy lloj memoriesh:

 ROM dhe
 RAM
160
Kaçanik
9.3.1 Memoria ROM

Qarqet kombinuese të cilat janë në gjendje të mbajnë në mend grumbuj informatash në
formë tabelash të ndyshme, njihen si memorie fikse (ang. ReadOnly Memory, ROM).
Përmes tyre mund të gjenerohen fjalët kodike të kodeve të
ndryshme, të bëhet konvertimi i kodeve, të realizohen qarqet aritmetikore, të
gjenerohen funksione, ose edhe të mbahen në mend programe kompjuterike.
Forma e përgjithshme
Organizimi i brendshëm i memories fikse me 2n-fjalë m-bitëshe, në formë të
përgjithshme, duket si në Fig
Fig.()Forma e përgjithshme e memories fikse
161
Kaçanik
Elementet themelore memoruese mund të jenë: diodat, transistorët bipolar, MOS

transistorët N-kanalësh me kanal të induktuar dhe CMOS qarqet.
Përmbajtja e memories
ROM programohet gjatë
procesit të fabrikimit, ashtu
që në nyjën përkatëse lidhet
apo nuk lidhet transistori,
varësisht a dëshirohet që në
celulën e caktuar të
memorohet vlera binare 0
apo 1. programimi i tillë
është i përhershëm.
(Nëse dëshirohet vlera
binare 0 në atë celulë të
matricës vendoset
transistori, ndërsa për 1
logjik nuk vendoset
transistori).
9.2. 1Llojet e memorieve ROM
Memoriet të programueshme ROM (PROM)

Te memoriet PROM gjatë fabrikimit në çdo nyjë të matricës vendosen diodat,
transistorët apo MOS elementet, ku secili element ka të lidhur në seri nga një siguresë, të
ndërtuar prej materialit me temperaturë të shkrirjes të ultë. Para programimit përmbajtja e
të gjitha celulave të memories është zero logjike. Programimi realizohet me djegien
selektive të siguresave me rryma të mëdha, me ç’rast në
celulat përkatëse regjistrohet vlera binare 1. Programimi
është i përhershëm dhe gabimi nuk mund të korrigjohet.
Memoriet e programueshme ROM me mundësi të fshirjes (EPROM)

Te memoriet EPROM përdorën FAMOS transistorët. (FAMOS = Floating gate
Avalanche MOS = gejti lundrues). Këta transistor përveç gejtit të rëndomtë kanë edhe një
gejt të izoluar.
162
Kaçanik
Fig () a) transistori FAMOS(prerja tërthore) b) simboli elektrik i tranzistorit FAMOS
Në të gjitha nyjet e matricës vendosen FAMOS-ët. Programimin e bëjmë duke lëshuar

rryma më të mëdha përmes drejnit me ç’rast gejti i izoluar do të elektrizohet negativisht,
rreth -5V. Përmbajtja e EPROM memories fshihet me rreze të forta ultravjollcë me të
cilat duhet rrezatuar memorien 20 deri 30 minuta, me ç’rast elektronet e tubuara në gejtin
e izoluar largohen dhe gejti bëhet elektroneutral, pas kësaj ekziston mundësia e
riprogramimit.
Intel 1702: the first EPROM

Memoriet e programueshme ROM me mundësi të fshirjes në mënyrë elektrike (EPROM)
Memoria EEPROM teknologjikisht realizohet njëjtë si ajo EPROM (me transistor
FAMOS). Dallimi është se te memoria EEPROM fshirja e përmbajtjes së memories
kruhet përmes sinjaleve elektrike në mënyrë selektive, e jo si te memoria EPROM përmes
rrezeve ultravjollcë në mënyrë të tërësishme. Te FAMOS-ët e memorieve EEPROM
trashësia e shtresës së kuarcit (SiO2) nën gejt është shumë më e vogël se te familja
EPROM (diku rreth 150  ).
USB TL866CS Universal EPROM EEPROM FLASH Programmer MiniPro BIOS AVR
AL PIC SP
163
Kaçanik
Shembll : Aplikimi i kujtesave ROM

Përcaktoni madhësinë minimale të një ROM që kërkohet për të kthyer një kod binar të
thjeshtë binar katër bitësh në kodin Grey ekuivalent. Gjithashtu, shkruani të dhëna që
duhet të programohen në vende të ndryshme të memories të ROM-it
164
Kaçanik
Vargjet logjike të programueshme (PLA)

Për realizimin e funksioneve komplekse logjike, me numër të madh qarqesh të
nevojshme themelore JO, OSE, DHE JODHE dhe JOOSE shfrytëzohet struktura PLA.
Këto paraqesin rrjete të programueshme, me ndihmën e së cilave mund të realizohen
funksione të ndryshme logjike të çfarëdoshme që paraqesin shumën e produkteve të
variabileve hyrëse apo komplimenteve të tyre.
Prandaj PLA konsiderohet si gjenerator universal i funksioneve të tipit “shuma e

produkteve”. Një rrjetë tipik PLA është prezantuar në fig 6.18. kjo strukturë ka 14 hyrje të
të dhënave apo për adresim. Produktet e nevojshme logjike të variablave hyrëse realizohen
përmes 96 qarqeve DHE me nga 14 hyrje. Daljet e këtyre qarqeve DHE pastaj shfrytëzohen
si kolona të një matrice, rreshtat e të cilës janë hyrjet e tetë qarqeve OSE me nga 8 hyrje.
Shfrytëzuesi i rrjetit PLA, varësisht nga forma algjebrike e funksionit logjik që duhet
realizuar në rastin konkret, zgjedh se cilat kolona të matricës së tillë, për cilat hyrje të
qarqeve OSE, duhet lidhen
Siç shihet nga figura, në këtë tip të strukturës PLA mund të realizohen njëkohësisht
gjithsejtë 8 funksione të ndryshme të tipit “shuma e produkteve”. Në secilin prej
funksioneve numri maksimal i kufizave të shumës është 8. Secila kufizë e shumës paraqet
produktin maksimalisht të 14 ndryshoreve.
Struktura PLA realizohet me transistor bipolar, dioda, transistor NMOS apo me qarqe
CMOS.
Zakonisht realizohet me mundësi të programimit, përmes djegies së siguresave me

temperaturë të ultë të shkrirjes. Në MOS teknologji përdoren transistor FAMOS sikur edhe
te strukturat EPROM dhe EEPROM dhe në këtë rast ekziston mundësia e programimit dhe
fshirjes sipas dëshirës së shfrytëzuesit
Struktura PLA realizohen si çipa të gatshëm me 8 deri 16 hyrje dhe 4 deri 8 dalje. Në këta
çipa, nëpërmjet programeve speciale të cilat mund të porositen nga prodhuesi, mund të
sintetizohen edhe funksionet më komplekse të formës “shuma e produkteve”
165
Kaçanik
Fig () Struktura PLA e tipit National DM7575
Variantin përfundimtar të arkitekturave DHE-OSE është vargje DHE të programueshëm

–OSE të programueshëm ose Vargjet logjike të programueshme (programmable logic
array -PLA).Me këtë termat e dëshiruar të produktit mund të programohen duke përdorur
vargjet DHE dhe pastaj si shumë nga këto terma mblidhen së bashku siç kërkohet,
nëpërmjet një vargjeve programues OSE, për të dhënë funksionin e dëshiruar.
Struktura e një fushe të tillë me dy hyrje, tre dalje dhe gjashtë terma produktorë të
programueshëm në dispozicion ( figura). Për lidhjet e daljet janë:
Vini re se çdo term i produktit mund të formohet nga qarqet DHE, dhe që ndonjëri prej
këtyre termave të produktit mund të mblidhet nga qarqet OSE.
166
Kaçanik
Një varg logjik DHE të programueshëm-OSE të programueshëm (i quajtur PLA) me dy

hyrje, gjashtë termat e programueshëm të produktit dhe tri daljet e programueshme
ROM: DHE (AND) fiks –OSE( OR) të Programueshëm
Në tabelën e vërtetësisë tregohet ruaja e të dhënave një ROM 4 x 3 bit
167
Kaçanik
ROM me 4 x 3 bit me ndihmën notacionit të shkurtuar për vargjet OR

Çdo hyrje paraq variabël logjike. Çdo dalje e dekoduesit varet nga gjendja e hyrjeve.
Numri i hyrjeve të një qarku OSE është i barabartë me numrin e qarkut DHE. Se si do të
jetë varësia e daljeve nga hyrjet varet nga ajo se cilat siguresa janë djegur dhe cilat jo.
Siguresat e djegura në hyrje të qarkut DHE nënkuptojnë zero logjike dhe ato nuk
ndikojnë mbi gjendjen e daljeve të qarkut DHE, ndërsa siguresat e djegura në hyrje të
qarkut OSE nënkuptojnë gjendje të zeros logjike. Të gjithë siguresat në dekoduesit e
prodhuar nga fabrika nuk janë të djegur. Ato digjen sipas nevojës duke lëshuar tension të
lartë në to.
Struktura e dekoduesit të
programueshëm PAL
Qarku 16L8 është dekodues PAL me 10 hyrje fikse, dy dalje fikse dhe gjashtë pina
që mund të programohen si hyrëse ose dalëse.
Logjika të Programueshëme
Një pajisje logjike e programueshme funksionon si një ROM, është një zgjidhje më
efikase për aplikimin e funksioneve të pakta të dalëse. (Jo të gjitha mintermat
dekodohen.)
168
Kaçanik
Ekzistojnë dy lloje të pajisjeve logjike të programueshëm:

 PLA (Programmable Logic Array)
 PAL (Programmable Array Logic)
Ne sugjeruan më herët se një ROM kishte një dekoder brenda saj. Ju mund ta
paramendoni këtë si:
imazhi i mësipërm gjithashtu përcakton dy terma që do të përdorim për të dalluar midis

pajisjeve PLA dhe PAL:
DHE Array - kjo është pjesa e pajisjes që dekodon hyrjet. Fusha AND përcakton
mintermat e dekoduara nga pajisja. Një ROM dekodon të gjitha mintermat e mundshme.
OR Array - kjo është pjesa e pajisjes që kombinon mintermat për përcaktimin e një
funksioni.
PLA është një pajisje logjike e programueshme me fusha DHE të programueshëm dhe
fusha OSE të programueshëm
PAL është një pajisje logjike e programueshme ku lidhjet e fushës OSE janë fikse, kurse lidhjet
e fushës DHE janë të programueshme
PLD(ROM) është një pajisje logjike e programueshme ku lidhjet e fushës DHE janë fikse,
kurse lidhjet e fushës OSE janë të programueshme
169
Kaçanik
PLS nga Programmable Logic Sequencer) Qarqet me fusha që programohen mund të përmbajnë edhe
elemente memoruese regjistra hyrës dhe regjistra dalës. Përdoren për realizimin e qarqeve
kompjuterike komplekse.
Tipet e vargjet logjike të programueshme
a) programmable logic array (b) programmable read only memory
(c) programmable array logic
Krahasimi PROM, PLA dhe PAL

170
Kaçanik
S.No PROM PLA PAL

Fusha DHE fikse, Të dyja fushat DHE
Fusha OSE fikse, kurse DHE
1 kurse OSE dhe OSE të
programueshme
programueshme programueshëme
Cheaper and simple to Costliest & complex

2. Cheaper and simpler.
use. than PAL & PROMs.
AND array can be AND array can be

All minterms are
3. programmed to get programmed to get
decoded.
desired minterms. desired minterms.
Only Boolean Any Boolean
Any Boolean functions
functions in standard functions in standard
in standard SOP form
4. SOP form can be SOP form can be
can be implemented
implemented using implemented using
using PROM.
PROM. PROM.
Programimi
Për programimin e qarqeve me fusha që programohen shfrytëzohen pajisje universale për
programim, përmes së cilave mund të programohen PROM-et, PAL-et dhe FPLA-të.
Përgatitja e të dhënave të cilat shfrytëzohen për programim bëhet në kompjuter, duke
shfrytëzuar softverin adekuat.
Gjatë programimit të më shumë PLA-ve për një zbatim të caktuar shfrytëzohen matrica
programuese, për çka PLA-të e tilla shpesh quhen edhe FPLA (nga Field-Programmable
Logic Arrays).
Janë prodhuar edhe qarqe me fusha që programohen, te të cilat mund të fshihet programi
ekzistues dhe të bëhet riprogramimi i tyre, plotësisht njëlloj siç fshihen dhe programohen
EEPROM-et. Qarqet e tilla njihen me shkurtesën EPLD (nga Erasable Programmable
Logic Device).
A B C
0 0 0 0 p
0 0 1 1 y
0 1 0 2 t
0 1 1 3 h
1 0 0 4 o
1 0 1 5 n
171
Kaçanik
Char Num Binary Index
p 16 10000 0
y 25 11001 1
t 20 10100 2
h 8 01000 3
o 15 01111 4
n 14 01110 5
9.1. Memoria me qasje të rastit (RAM)
Memoria me qasje të rastit (RAM) shfrytëzohet për memorimin e mesrezultateve të

ndryshme gjatë përpunimit të të dhënave etj. të dhënat e shënuara në këto memorie, me
rastin e ndërprerjes së ushqimit me energji elektrike, humbin ashtu që sërish duhet shënuar.
Memoria me qasje të rastit emërohet kështu sepse adresave të caktuara iu qasemi rastësisht,
por edhe adresave te memoria ROM iu qasemi sipas ligjeve të rastit, prandaj memoria
RAM mund të quhet memorie për lexim dhe shkruarje RWM për tu dalluar nga memoria
vetëm për lexim ROM.
Elementi themelor i memories është bistabili(latch) apo flip-flopi, i cili mund të
realizohet në teknikën ECL, TTL, NMOS, CMOS etj. Kujtesa RAM është kujtesë
operative (punuese) e cila mund të jetë kujtesë statike dhe kujtesë dinamike RAM.
Memoriet Ram bazuar në mënyrën e realizimit të tyre ndahen në:

 Memorie statike RAM dhe
 Memorie dinamike RAM
Qelizat dinamike RAM kanë përmasa më të vogla se ato statike, por shpejtësia e punës së
memories statike RAM është me e madhe se asaj dinamike për arsye të nevojës së
freskimit të ngarkesës së kondensatorit të memories dinamike RAM.
Memoriet me mundësi maksimale të ruajtjes së të dhënave janë memoriet magnetike, të
realizuara në formë të disqeve magnetike, shiritave magnetik, bërthamave magnetike apo
172
Kaçanik
fluskave magnetike. Memoriet maguunetike kanë përmasa më të mëdha se memoriet

gjysmëpërçuese. Përparësi e tyre është ruajtja e magnetizmit edhe pas ndërprerjes së
ushqimit me energji elektrike.
9.2. Organizimi i memorieve me qasje të rastit (RAM)
Ruajtja e informatës binare në memorie duhet të realizohet në grupe bitësh, të

lidhura në fjalë binare. Secila fjalë vendoset në regjistra të memories. Prandaj, memoria
paraqet bashkësi regjistrash, të cilëve u shoqërohen qarqe ndihmëse të nevojshëm për
batjen e informatës nga regjistrat dhe në regjistra.
Fjala binare paraqet bashkësinë prej n bitësh, të cilët gjithmonë së bashku shënohen
në memorie dhe lexohen prej saj.
Bllok diagrami i njësisë memoruese me linjat për komunikimin rrethinë duket.
n hyrje për Shkruaj (WRITE)

k linja të dhënat
për adresim
Linjat
NJËSIA MEMORUESE kontrolluese
(m fjalë, n bit për fjalë)
Lexo (READ)
n dalje për
të dhënat
Bllok diagrami i njësisë memoruese
Hyrja e
të dhënave
komunikimi në mes njësisë memoruese dhe rrethinës së saj realizohet nëpërmjet linjave
kontrolluese , linjave për zgjedhjen e adresës, hyrjeve për të dhëna dhe linjave dalëse.
 Linjat kontrolluese përcaktojnë drejtimin e transferimit të të dhënave dmth.
Caktojnë se a do të bëhet shënimi i fjalës binare në regjistër të memories, apo leximi
i fjalës binare më herët të shënuar nga regjistri i caktuar.
173
Kaçanik
 Linjat për adresim mundësojnë që fjala e caktuar binare të zgjedhet nga mijëra
fjalë të memoruara në njësinë memoruese.--> hyrjet e adresave
 Linjat hyrëse mundësojnë sjelljen e informative në njësinë memoruese. Të
dhënat hyrëse
 Linjat dalëse mundësojnë nxjerrjen e informative (leximin) nga memoria.--> të
dhënat dalëse
Kapaciteti i memories caktohet me numrin e fjalëve që mund të vendosen në të dhe numrin
e bitëve për secilën fjalë. Secilës fjalë në memorie i shoqërohet numri identifikues –adresa.
Zgjedhja e fjalës së caktuar bëhet duke insertuar adresën e saj binare në linjat për adresim.
Dekoderi brenda njësisë memoruese pranon adresën dhe hap kalimet e nevojshme për
zgjedhjen e pikërisht asaj fjale binare së cilës i përgjigjet adresa e sjellë në hyrje të tijë. Me
k-bit për adresim mund të zgjedhin 2k – fjalë binare.
Dy sinjalet kontrolluese emërtohen “shkruaj” dhe “lexo” Kur njësia memoruese pranon
sinjalin kontrollues “shkruaj” qarqet e brendshme kontrolluese bartin të dhënat hyrëse n-
n-bitëshe në regjistrin, adresa e të cilit është specifikuar nëpërmjet linjës për adresim.
Kur njësia memoruese pranon sinjalin kontrollues “lexo”, fjala binare, adresa e të cilës
është specifikuar nëpërmjet linjës për adresim, bartet nga regjistri i caktuar në n linjat
dalëse.
Shembull nëse qarku memoruas si në fig ka dhjetë linja adresash (k=10) dhe tetë të të
dhënave (n=8)
174
Kaçanik
a) me linja të veçanta për lexim dhe incizim b) me linja të dyanshme për lexim/incizim
Simbole të komponentës memoruese të organizuar si me k-bit për adresim dhe fjalën të gjatësis n bita
Kapaciteti është produkti lokacioneve memoruese (fjalëve) me gjatësinë e tyre

qarku memorues i integruar posedon me një lokacion memories 1K (k=10 =>m=210 =
1024 = 1K) me gjatësi prej 8 bitëve ose 1024 fjalë x 8 bit=210 x 1 bajt = 1 KB.
Cili është roli i çdo linje hyrëse/dalëse për komponentet memoruese me paraqitjet
simbolike të treguara në figurat e mëposhtme
9.3 mënyrat e realizimit të memorieve RAM

Memoriet Ram bazuar në mënyrën e realizimit të tyre ndahen në:
 Memorie statike RAM dhe
 Memorie dinamike RAM
9.3.1. Memoriet statike RAM
Një qelizë tipike SRAM është e përbërë nga gjashtë MOSFET. Çdo bit në një SRAM
ruhet në katër transistorë (M1, M2, M3, M4) që formojnë dy invertor me ndërlidhje të
kryqëzuar . Kjo qelizë magazinimi ka dy gjendje të qëndrueshme të cilat përdoren për të
shënuar 0 dhe 1. Dy transistorë shtesë shërbejnë për të kontrolluar qasjen në qelizën
ruajtëse gjatë operacioneve të leximit dhe shkrimit. Përveç SRAM me gjashtë tranzitor
(6T), llojet e tjera të çipeve SRAM përdorin 4, 8, 10 (4T, 8T, 10T SRAM), ose më
shumë transistorë për bit. SRAM me katër-tranzistor është mjaft i zakonshëm në pajisjet
175
Kaçanik
standarte SRAM (në krahasim me SRAM të përdorura në kesh të CPU), të zbatuara në

procese të veçanta me një shtresë shtesë të polysilicon, duke lejuar rezistenca shumë të
larta të rezistencës tërheqëse. Pengesa kryesore e përdorimit të 4T SRAM është rritja e
fuqisë statike për shkak të rrjedhjes së vazhdueshme të rrymës nëpërmjet një prej
transistorëve tërheqës.
Katër transistorë SRAM ofrojnë

avantazhe në densitet , kosto dhe të
kompleksitetit të prodhimit. Rezistorët
duhet të kenë dimensione të vogla dhe
vlera të mëdha
Fig skema e invertorit
Qeliza CMOS SRAM me gjashtë

transistorë
Skema parimore
Fig 9.2 Qeliza e mories statike RAM me transistor NMOS
176
Kaçanik
Ne shohim se elementi kryesor i memories SRAM është transistori i efektit të fushës

FET.
Pinatat WL dhe adresat
Performanca e fjalës së kujtesës:
• pini i adresës është X
•piniu bitve të veçant është b i
•
Fig() organizimi i kujtesës SRAM të fjaës 8-bitshe
177
Kaçanik
Fig() organizimi i kujtesës SRAM 4 X 8-bita
Qeliza CMOS SRAM me katër transistorë Celula elementare memoruese është flip-
flopi në teknologjin NMOS Secili element memories përmban dy NMOS transistor me
lidhje të kryqëzuar-M2 (kur i pari përçon, i dyti është i bllokuar dhe anasjelltas) si dhe dy
transistorë për ndërlidhje –M1
178
Kaçanik
Shkrimi:Operacioni bëhet duke dhënë njëshin logjik në linjën BL dhe zeron logjike në
linjën BL’ dhe pastaj sillet njëshi logjik linjën e fjalës WL.
Leximi: operacioni kryhet duke ngarkuar dy linjat bitit BL dhe BL dhe pastaj sillet zeroja
logjik linjën WL.
Fig 9.2 celula e memories SRAM me transitor NMOS
A static RAM chip from a Nintendo Entertainment System clone (2K × 8 bits)
Shembull:2Kx8 RAM 200nS
Shembull:2Kx8 RAM 200nS
179
Kaçanik
9.3.2. Memoriet dinamike RAM

Të memoruarit e të dhënës binare bazohet në ekzistencën e ngarkesës elektrike në
kondensatorë; kondensatorë fiktivë mes elektrodës komanduese dhe nënshtresës së
transistorit NMOS.
Ekzistenca e ngarkesës në kondensator e ka kuptimin e zeros logjike, kurse mungesa e
tensionit në kondensator kuptimi e njëshit logjik. Celula më e thjeshtë me memories
dinamike RAM përmban vetëm një transistor NMOS( fig a) dhe me tre transistor fig b.
180
Kaçanik
Fig 9.3. celula memoruese kapacitive me :a) një transitor b) tre transistorë
Nëpërmjet linjave për shkruarje dhe për lexim dhe magjistrales në drejtët e transistorëve
T1 dhe T3 sillet tensioni i ushqimit UDD. N ë qoftëse linja lexo është në nivel të ultë të
potencialit, e linja shkruaj në potencial të lartë, transitorët T2 dhe T3 nuk përçojnë, por
përçon transistori T1. Përçomi i T1 mundëson ngarkimin e kapacitetit të hyrje s të
transistorit T2. Nëse linja shkruaj bie në zero logjike, shkruarja ka përfunduar, e vlera e
bitit të të dhënës është memoruar në kapacitetin C
Për leximin e përmbatjes së celules duhet linja lexo të jetë në nivel të lartë, e ajo shkruaj
në nivelë të ultë. Në këtë rastë T3 përçon. Në qoftëse në kapacitetin C të celulës memoruese
ka qenë e memoruar vlera binare 1 (kondensatori i mbushur), edhe transistori T2 do të
përçoj. Nëpërmjet të T2 dhe T3 linja për lexim e të dhënave do të lidhet për masë. Kjo do
të thotë se në celulën memoruese memorohet vlera e investuar e informatës.
Vlera e memoruar në celulën memoruese humb ngadalë për shkak të shkarkimit gradual të
të kondensatorit C me kalimin e kohës, që është metë DRAM.
Modulet RAM Dinamic.

Modulet e memories pllakëz e stampuar që përmban disa çipe dinamik RAM
181
Kaçanik
Single In-Line memmory module (SIMM). Modul i memories me DRAM-më me pinët

konektues vetëm në një anë të pllakës.
Dual in-line memmory module(DIMM): Modul i memories me DRAM-më me pinët

konektues në të dy anët e pllakës.
Small-otline dual-inline memmory module(SoDIMM) një version i vogël DIMM

shpesh i përdotur në laptop ose tablet
Çipet Dinamik RAM janë shpesh të kombinuara në pllaka të stampuara për ndërtuara
modul të memories. Kjo është pëe arsyeje se gjerësia maxhistrales e të dhënave të sistemit
kërkon më shumm DRAM se një çipë të vetëm.p.sh fig 12.15 tregon se si 64M X 8DRAM-
ë janë kombinuara për të bërë një modul të memories 64M X 32. Bllok diagrami i modulit
është treguar në fig 12.15 dhe dukja mekanik është treguar. Linjat hyrëse/dalëse të të
dhënave janë të ndara nga njëra tjetra kështu që ekzistojnë 32 data I/O (DQ)/. Linja e
adresave(ADDR[12.0] për modulin janë të lidura në paralel në të gjithë çipet me
multipleksim të adresave, kjo magjistrale e adresave 13 bitëshe jep 26-bit adresa , duke
diapazoni 64M adresa.. chip select (CS) për të gjitha pajisjet janë të lidhura së bashku
kështu me selektim të modulit selektohen të gjtha çipet në modul.
Ky modul i memories së veçant është i konfiguruar si Single In-Line memmory module

(SIMM), e cila çipet DRAM dhe pinët konektues vetë në një anë të pllakës
Dual in-line memmory module(DIMM) dhe Small-otline dual-inline memmory

module(SoDIMM) i kanë DRAM-ë të montuara në të dy anët pllakës të me qarqe si dhe
pinë konektues në të dyja anët.
Fig 12.7 tregon dukjen e një 168-pin DRAM. Ka nga 84 pina në secilën anë të pllakës..
kështu DIMM me kapacitet më të lartë të kujtesës mund të kenë 200 pina ( 100 njëra anë),
DIMM mund të kenë 240 pina ( 120 pin në një anë)
182
Kaçanik
SDRAM (Synchronous DRAM). Dinamik RAM të dhënat transferohen në mënyrë sinkrone në

dhe nga maxhistralja e të dhënave.
DDR-(double data rate).SDRAM e cila përdorë të dyja tehet e clock-it për transmetim të të
dhënave
183
Kaçanik
DDR2-( gjithashtu quhet double data rate), SDRAM që përdor të dyja anët e tehet e clock-it dhe
internal clock të tjetër në shpejtësi për të transmetuar të dhëna më shpejtë se DDR RAM.
Një kufizim i standardit dinamic RAM është shpejtësia e transferim të të dhënave ndërmjet RAM
dhe sistemit që e përdor. Historikisht, transferi i të dhënave në DRAM ka qenë asinkron, pas hyrjeve
kontrolluese të ndryshme(WE’, RAS’ CAS’) që aplikuan, të dhënat janë të qasme në magjistrale
posa të arijnë. Kjo sjellje asinkrone ka bërë që transferi i të dhënave në dhe nga DRAM të vështirë
interfejsin me komponentet e tjera të sistemit siç është p.sh mikroprocesori, shpesh është dashtë të
pres dhe kështu keqësim të perormancës së sitemi
Një zgjidhje ishte zhvillimi i SDRAM (Synchronous DRAM) që përdor sinjalin e clock për
sinkronizuara transferin e të dhënave në magjistrale të sistemit. Natyra sinkrone në këtë tip të
DRAM-ë qasjen në të dhëna më të parashikueshme, kështu që edhe shpejtimi e transferim të
dhënave në dhe nga komponentet e tjera të sistemit
Zhvillimi i më tutjeshëm është DDR-(double data rate).SDRAM, e cila përdor të dyja tehet e
impulsit të clock për transfero të të dhënave. Kjo mundëson dyfishimin e shpejtësisë të të dhënave
hyrëse dalëse, ndërsa përsor frekuencën e njëjtët të clock sikur te sistemi SDRAM origjinal.
Sistemi që inkorporon DDR2( gjithashtu quhet double data rate)SDRAM për sinjalin e clock që
është gjysma e clock të sistemit, duke transferuar të dhëna me efikasitet 4 herë se shpejtësia
normale.
Për shembull memorjet DDR2-800 punojnë në 400MHz, DDR2-1066 dhe DDR-1066 punojnë në
533Mhz, DDR3-1333 punojne në 666,6MHz.
Është e rëndësishme që të kuptohen këto takte janë maksimumi të cilën memorja mund të
184
Kaçanik
185
Kaçanik
256 k x 4 bita na 20-pinskom DIP DRAM na ranim PC memorijskim

karticama (k = 1024), obično Industry Standard Architecture
9. Pyetje dhe detyra -Memoriet
RAM qëndron për ......

Random Access Memory
Random Access Memories
Robust Access Memory
Redundant Array Memory
Çka ruhet në RAM?

A. BIOS.
Të dhënat dhe instruksionet për përdorim nga CPU..
Sistemi operativ.
Ruani fajllat për lojërat tuaja.
Feedback
RAM ruan të dhënat dhe instruksionet për përdorim nga CPU. Kjo në esencë do të thotë
se të gjitha programet që po përdoren aktualisht janë në RAM, gjersa ato po përpunohen.
186
Kaçanik
Si është madhësia matëse zakonshme e RAM në ditët e sotme?

.
Në KB.
Në MB.
Në GB.
Me një masë kasete.
Feedback
RAM në ditët e sotme është shumë e madhe kështu që matet në GB. Edhe pse kjo së
shpejti mund të ndryshojë në TB!
RAM is pretty big now so it is measured in GB. Although that may soon change to TB!
Disa programe kanë nevojë për një sasi të caktuar të RAM për të punuar si duhet dhe
kompanitë zakonisht do të vënë këtë informacion në kuti kështu që ju e dini para se të
blini.
True
Fals
ROM qëndron për...
Really Old Memory
Red Object Memory
Read Only Memory
Redundancy Only Memory
ROM ruan ...

Sistemin operativ.
Programet që aktualisht janë në përdorim.
Puna që e ruani në Dokumentet e mia(My Documents).
Instruksionet et e nevojshme për të startuar kompjuterin duke përfshirë BIOS.
BIOS është...
Black Ink On Screen.
Beginning Input Output System
Basic Input Output System.
Big Input Output System.
Cila nga teknikat e mëposhtme përdoret për qëllim të fshirjes të EPROM ?

A. Forca e konvekcionit
B. Rrezatimi ultraviolet
C. foto-përçueshmëria
D. Asnje nga te sipermet
Cila nga memoriet e mëposhtme përdor tensionin elektrik për qëllim të fshirjes?
187
Kaçanik
a. PROM
b. EAROM
c. RAM
d. CAM
Cilat nga këto është /disavantazhi kryesor / i kujtesës dinamike në regjistrim të dhënave
?
A. Harxhojnë më pak energji
B. Dendësia e lartë e paketimit
C. Nevoja e qarkut shtesë për freskim të kohëpaskohshëm të ngarkesës së
kondensatorit
Perioda e rifreskimit për kondensator e përdorur në DRAM (DDR SDRAM))është ________

A. 2 ms
B. 2 µs
C. 64 ms
D. 64 µs
Fig ()Përmbajtja e qarkut memorues me 16 fjalët me nga 1 bajt

Fig. (). Përmbajtja e qarkut memorues me fjalë prej 1K me nga 1 bajt
a) me linja të veçanta për lexim dhe incizim b) me linja të dyanshme për lexim/incizim
Fig. (). Simbole të komponentës memoruese të organizuar si fjalë 1K x 1 bajt
Shembull (): Leximi. Të përcaktohen gjendjet logjike të të gjitha linjave të qarkut të
dhënë memorues me qëllim të lexohet përmbajtja e lokacionit memorues me adresë 6DEC.
1. Zgjedhje e chipit: CS =1;
2. Zgjedhja e adresës së lokacionit memorues: 6DEC=aBIN=0000001100. Ky informacion i
188
Kaçanik
adresës vendoset në linjën e adresave (nga A9 deri në A0);

3. Zgjedhja e operacionit për lexim: R / W =1;
4. Nxjerrja e të dhënës “G”=dBIN=01000111. Kjo e dhënë vendoset në linjën e adresës
(nga D7 deri në D0);
Një numër i madh i chipave memorues prodhohen me dy linja kontrolli: njëra, WE ,
mundë-son incizimin, kurse e dyta, OE mundëson leximin. Gjatë kësaj gjendja e tyre
logjike patjetër të jetë komplementare njëra me tjetrën: lexohet kur WE = 1 dhe OE =
0, ndërsa incizohet kur plotësohet kushti WE dhe OE
Fig. 10.13 Write, erase and read programming for a flash E2PROM array
Loji Teknologjia Cikli i Cikli i Koment
leximit incizimit
ROM NMOS, 20-200ns 4-javë Incizim vetë një herë; fuqi e
Maskë CMOS vogël
ROM Bipolare < 100 ns 4 javë Incizim vetëm njëherë, fuqi e

Maskë madhe; dendësi e vogël
PROM Bipolare <100 ns 5 minuta Incizim vetëm një herë; fuqi e
madhe; pa maskë
EPROM NMOS, 25-200 ns 5 minuta Incizim disa herë; fuqi e vogël,

CMOS pamasë
EPROM NMOS 50-200 ns 10 ms/bajt 10,000 incizime/lokacione
FLASH CMOS 25-200 ns 10 ms/blloqe 100,000 cikle të fshirjes
Fig. 7-4. Karakteristikat krahasuese të llojeve të ndryshme të memorieve ROM
189
Kaçanik
10. Numëruesit
10.1. Hyrje
Numëruesit janë qarqe logjike sekuenciale, të cilët shërbejnë për njehsimin e
impulseve ose të ndryshimeve të gjendjeve të sinjalit. Në fakt, Regjistri i cili me aplikimin
e impulseve hyrëse kalon në sekuenca të paracaktuara të gjendjeve quhen numërues.
Impulset hyrëse (Sinjalet e kontrolli)t mund të emetohen nga burimi i sinjalit taktik ose nga
çdo qark tjetër që është në gjendje të gjenerojë sinjale dixhitale. Pulset zakonisht janë
periodike, por numëruesit gjithashtu mund të punojnë nën ndikimin e impulseve që
ndodhin në momente të rastësishme. Përveç hyrjes për takt, disa numërues gjithashtu kanë
hyrje shtesë që përcaktojnë metodën e numërimit.
Rradha e gjendjeve të numëruesit mund të jenë të njejta me sekuencën e numrave
binar (numrues binar), por nëse është e nevojshme, mund të formohet në mënyrë arbitrare.
Numri i gjendjeve të ndryshme te numëruesit quhet modul(moduo) i numëruesit.
Të përkujtojmë se si numërohet në sistemin numerik binar. Numërimi fillon me
zero (0) pastaj kalohet në një (1).
P.sh. 0, 1, 10, 11, 100, 101, 110, 111, 1000, 1001, 1010, 1011, 1100, 1101, 1110, 1111,
10000, 10001 etj..Numërimin e tillë e mundësojnë elementet bistabile (flip – flopët), të
cilët kanë mundësinë e qëndrimit në njërën prej dy gjendjeve të cilave i përgjigjen 0 dhe 1.
Përveç numërimit binar, bistabilët e lidhur në forma të caktuara nëpërmjet lidhjeve
rivepruese mundësojn edhe numrim dekad ose numrim në ndonjë sistem tjetër numerik
Numëruesit gjejnë zbatime të shumta si në industri, teknikën matëse etj.
 Në industri (përdoren për numërimin e njësive prodhuese).
 Në teknikën matëse (përdoren për matjen e frekuencës, periodës së sinjalit, kohës,
shpejtësisë etj).
 Në instrumente matëse digjitale (formojnë sinjalet kontrolluese, sinjalet referente
për numërimin dhe për ndarje të impulseve etj)
10.2. Klasifikimi i numëruesve
Numëruesit ndahen në numërues sinkron dhe asinkron. Nëse sinjali i cili

ngacmon(aktivizon) flip-flopët) e ndonjë numëruesi vjen nga dalja e e ndonjë flip-flopi
tjetër, atëherë themi se numëruesi është sinkron. Në numëruesin sinkron të gjithë flip-flopët
pranojnë impulset e njëjta të taktit dhe si paso e kësaj të gjithë e ndërojnë gjendjen në
mënyrë të sinkronizuar me atë takt.
Sekuencë e e gjendjeve quhet një prej kombinimeve të mundshme të gjendjeve të flip-
flopëve,të cilët e përbëjnë një numërues. Kështu, p.sh nëse numëruesi ka 4 flip-flop ,
atëherë një sekuenc e mundshme e gjendjeve të tijë është 0110. Numëruesit kanë kanë vetin
e përsëritjes ciklike të sekuencave të gjendjeve, prej sekuencës të parë në të dytën e kështu
me radhë deri te sekuenca e fundit, pas së cilës përsëritet sekuenca e parë dhe vazhdon
përsëri njëjt. Nëse numëruesi ka n – sekuenca të ndryshme të gjendjeve themi se ai është
numërues i modulit n.
190
Kaçanik
Numëruesi mund të numëroj para, prapa dhe në kombinim para-prapa.
10.3 . Numëruesit binarë asinkron
Numëruesi që përcjell sekuenca të numrave binarë quhet numërues binar.

Numëruesi përbëhet prej flip – flopëve të tipit T dhe JK.
Impulset që duhet numëruar vendosen në hyrje për impulset e taktit në flip – flopin
e pare (FF0). Paraprakisht flip-flopët kanë daljet Qi në gjendjet 0. Nëse J=K=1 atëherë
ata punojnë si flip-flop T(ku T=1), siç e dimë gjendja gjendja e daljes së tij ndërron me
tehun rënës të impulsit të taktit dhe duke pasur parasysh mënyrën e lidhjes së flip-flopëve
(fig 10.1a)
Gjatë numërimit biti më i fundit komplementohet pas çdo numërimi, biti i
parafundit komplementohet pas çdo të dytit numërim (atëherë kur bitata më të ulët se ai
janë të barabartë me një).
Duke pasur parasysh se:
 Q0 e ndërron gjendjen me rënien e impulsit të taktit nga 1 në 0, dhe

 Të gjitha Qi e tjera ndërrojnë gjendjen vetëm atëherë kur flip – flopi para tij e
ndërron gjendjen prej 1 në 0.
Bazuar në këto dy rregulla numëruesi binar tre bitësh dhe diagramet kohore të tij duken si
në figure.
Qo Q1 Q2
J Qo J Q1 J Q2
Cp Cp Cp Cp
K K K
1
Numëruesi binar tre bitësh
191
Kaçanik
Q0
Q1
Q2
Diagramet kohore
Impulset Flip-Flopët Përkatësi

hyrëse Q2 Q1 Q 0 decimal
0 0 0 0 0
1 0 0 1 1
2 0 1 0 2
3 0 1 1 3
4 1 0 0 4
5 1 0 1 5
6 1 1 0 6
7 1 1 1 7
8 0 0 0 0
9 0 0 1 1
Tabela
Numëruesi në figurë është numërues modulo 2n sepse numëron prej 0 deri 2n –1
p.sh. n = 3  23 – 1 = 8 – 1 = 7, pra ky numërues mund të numëroj deri në 7. Nëse
dëshirojmë që ky numërues të numëroj prapa atëherë duhet të marrim në shfrytëzim daljet
.
nëse do të dëshironim që ky numërues të numëroj nga prapa, pra prej një numri më të
madhë kah nunrui më i vogël (count down), atëherë do ti përdorim daljet Q’i në vend të Qi
në këtë rat do të kemi diagramet e formave valore si në fig 10.2.
192
Kaçanik
10.4 Numëruesit dekadë asinkronë
B=10  2n > B  n  4 (B–baza e sistemit numerik, n–numri i flip–flopëve)

Numrit decimal 10 i përgjigjet numri binar 1010
pra:
Qo = 0
Q1 = 1
Q2 = 0
Q3 = 1
Qarku riveprues formohet prej qarkut logjik JODHE dhe kur në numërues futet
impulsi i 10-të me radhë, dalja e këtij qarku kalon nëpër gjendjen 0 dhe bënë resetimin
(pastrimin) e të gjithë flip – flopëve dhe pas këtij procesi numëruesi fillon të numëroi
dekadën tjetër.
10.5. Numëruesit binarë sinkron

Për numërime të gjata binare përdoren numëruesit sinkron, sepse në raste të tilla, te
numëruesit asinkron paraqitet problemi i vonesës kohore. Vonesa kohore prej flip –
flopit të pare deri te i fundit nuk guxon të jetë më e madhe se intervali në mes të dy
impulsive të hyrjes që numërohen.
Numëruesi binar 4 bitësh sinkron me bartje serike i realizuar me flip – flop T është:
193
Kaçanik
Q0 komplementohet pas çdo impulsi, (sepse T0 = 1).

Q1 komplementohet, nëse Q0 = 1, (T1 = Q0)
Q2 komplementohet nëse Q0 = Q1 = 1, (T2 = Q0 Q1)
Q3 komplementohet nëse Q0 = Q1 = Q2 = 1, (T3 = Q0 Q1Q2)
kjo që e cek më lart në mënyrë tabelore duket:
Impulset
Q3 Q2 Q1 Q0
hyrëse
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
194
Kaçanik
Nga kjo përfundojmë se për hyrjet T vlen:T0 = 1, T1 = Q0, T2 = Q0 Q1 dhe T3 = Q0 Q1Q2.

Ky numërues numëron para duke filluar prej 0 deri në 15 (nga 0000 deri 1111). Nëse
mirren daljet numëruesi numëron prapa prej 15 deri në 0 (prej 1111 deri 0000).
10.6. Numruesi binar sinkron i dyanshëm

VDD
5V
S1 Kontrolli e numërimit
1 (Rritës) Q1
0 (Zbritës
Q4
GND VDD
5V
FF3
FF0 FF1 FF2
Impulset SET SET SET
SET
kryesore J Q J Q J Q
J Q
CLK
CLK CLK CLK
K ~Q
K ~Q K ~Q K ~Q
RESET
RESET RESET RESET
10.7 Numëruesi dekadë sinkron

Për të realizuar numëruesin dekad sinkron analizojmë format valore të diagrameve
kohore (gjatë numërimit me bazë 10)
195
Kaçanik
Vërejmë se kur vjen impulsi i dhjetë në numërues, daljet e flip-fopëve janë 1010. Nëse
ndikojmë që në kësaj renditje të bitëve pas impulsit 9 (gjendjeve 1001), me paraqitjen e
impulsit të ardhshëm të bëhet repetimi i flip-flopëve(pra daljet të kalojnë në 0000) themi
se ja kemi arritur qëllimit. Pra duhet të ndikojmë edhe në flip-flopët FF3 dhe FF1 që edhe
ato të kalojnë në 0 pas impulsit të 10 me radhë. Te numëruesi binar sinkron, i dhënë në fig
10.4, dalja e FF1 komplementohet, nëse Q0 =1. Për ta ndalur Q1 të bëhet 1 pas impulsit të
10, në vend se të lidhim J1 dhe K1 me Q0 ato i lidhim me daljen e qarkut DHE në hyrje të
të cilit lidhen Q0 dhe Q3’. Kjo bëhet sepse sepse Q3 është 0 pas impulsit të tetë dhe kështu
në dalje të qarkut DHE pas impulsit të tetë mbetet 0, me çka e ndalojmë kalimin e FF1 në
gjendjen 1 me paraqitjen e impulsit të dhjetë, pra kemi
T1=J1=K1=Q0Q3 ....................10.2
Tash shqyrtojmë mundësin që të ndikojmë edhe në daljen e FF3, që të kaloj në gjendjen 0
me paraqitjen e impulsit të 10 me radhë në hyrjen e taktit. Pra, duam që Q3 të bëhet 1 pas
impulsit të tetë dhe të kaloj në 0 pas impulsit të dhjetë. Nëse lidhjen e bëjmë ashtu që
J3=Q0Q1Q3 K3=Q0 ..............10.3
Atëherë pasi që Q0=Q1=Q3 =1 (pra J3=1) para impulsit të tetë kurse pastaj Q0=1 dhe
Q1=Q2=0, dhe K3 =1 deri tek impulsi i dhjetë. Duke e bazuar në në tabelën e gjendjeve
për flip-floët JK ( ku për Jn=0 dhe Kn=1 dalja e Qn+1 është 0) konstatojmë se edhe FF3
pas impulsit të dhjetë kalon në gjendjen 0 dhe numri përsëri fillon me sekuencën fillestare
0000. Realizimi i barazimit për J3, në shprehjen 10.3 bëhet me qarkun logjik DHE me tri
hyrje
Në figurën e më poshtme është paraqitur numëruesi dekadë sinkron disejnin e të cilit e
përfituam me analizën më sipërme
Impulset Q0 Q1 Q2 Q3
hyrëse
FF0 FF1 FF2

FF3
SET SET SET
SET
J Q J Q J Q
J Q
T0=1 CLK CLK CLK
CLK
K ~Q K ~Q K ~Q
K ~Q
RESET RESET RESET
RESET
DHE1 DHE3
Q0 J1 DHE2
Q1 J2 Q2 J3
Q0' Q0
Q0
Numëruesi dekad sinkron
196
Kaçanik
Numëruesi dekadë (Shembull i pjesëve 3D)

Select Simulate>>Run (or press F5) to run the simulation.
Ndrysho numrin e kësaj dekadë në një numërues modulo 7 duke ndërruar

U2
çelësin
U3
e tastit spacebar.
U4 U5
U12
GND
U6 U7 U8 U9
U15 U16
VCC
Quad_And_Gate
U13
VCC
U14 U1
5V
GND
Key = Space
XFG1
GND
VCC
Counter_74LS160N
RCO Mod7 RCO Decade
U18 U11
197
Kaçanik
10.8. Numëruesit rrethorë

Regjistri zhvendosës me hyrje në seri dhe dalje paralele tek i cili dalja e flip – flopit të
fundit lidhet në hyrje të flip – flopit të pare formohet numëruesi rrethor.
P P P P P
A B C D E
SET SET SET SET SET
D Q D Q D Q D Q D Q
CLK ~Q CLK ~Q CLK ~Q CLK ~Q CLK ~Q

RESET RESET RESET RESET RESET
Takti
Resetimi
fig. Numëruesi rrethorë
Pasi ti resetojmë flip – flopët, në FFA vendosim gjendjen 1 përmes hyrjes direkte Pr, e pastaj
me aplikimin e impulsive të taktit gjendja 1 kalon në FFB e kështu me radhë duke krijuar
një cikël të mbyllur me 4 sekuenca të ndryshme binare.
Diagramet kohore të daljeve të numëruesit rrethor duken si më poshtë:
QA
QB
QC
QD
1000 0100 0010 0001 1000 0100 0010 0001 sekuencat QA QB QC QD
Numëruesi në figurën e mësipërme numëron 4 sekuenca të ndryshme dhe quhet numërues
modulo 4 (numri i flip-flopëve është 4).
198
Kaçanik
Nëse lidhja e FFA dhe FFD bëhet permes daljes atëherë fitojmë numëruesin rrethor të
përzier të modulit 2*4, pra permes tij realizohen 2*4 sekuenca të ndryshme, si në figurën
e më poshtme.
Numëruesi modulo 2*n me 5 flip-flop njihet me emrin numërues dekad i Xhonsonit

(Johnson), sepse i ka 10 sekuenca të ndryshme.
199
Kaçanik
Indikimi (tregimi ) numerik

Me indikim kuptojmë prezantimin e gjendjeve të numëruesve dhe regjistrave në formë të
numrave decimal. Për të paraqitur numrat decimal shpeshherë përdoren indikatorët prej 7
segmentesh, ku çdo segment është një LED diode. Për të realizuar indikatorin e shifrave
decimale duhet të përdorim edhe dekoderin.
200
Kaçanik
Shembull: LED displej MAN6760 ose

zvansimi SA52-11EWA.
Lt’—0 ndezen te gjith segmente
RBI’-0 ndalon ndezjen e 0
BI / RBI ‘= 0 ndalon ndezjen e 0
praraprise
Numërusi dekad me indikator të numrit
201
Kaçanik
Shembull :Si të krijoni një semafor me katër drejtime
Shembull: ORA
202
Kaçanik
U17 U19 U18 U20

U53 U54
DCD_HEX_GREEN DCD_HEX_DIG_GREEN DCD_HEX_GREEN DCD_HEX_GREEN

DCD_HEX_GREEN DCD_HEX_GREEN
1
61
41
4 5
64
U10 U11 U12 U13

U51 U52
~Q
~Q
~Q
~Q
Q
~Q
~Q
RESET
RESET
RESET
RESET
SET
SET
SET
SET
RESET
RESET
SET
SET
CLK
CLK
CLK
CLK
CLK
CLK
K
J
K
8 JK_FF 11 JK_FF 14 JK_FF 2 JK_FF
60 JK_FF 63 JK_FF
U23 U22 U24 U25

U56 U55
OR2 OR2 OR2 OR2
OR2 OR2
U42 U43 U44
U65 U66 9 10 43 13 42 18 12 15 16
68 69 66 67
NOT NOT NOT

NOT NOT U36 U34 U35 U37 U39 U38 U28 U26
U62 U60 U61 U63
AND2 AND2 AND2 AND2 AND2 AND2 AND2 AND2
AND2 AND2 AND2 AND2
36 30 25
59 57 19
17 44
47 50 U9 U6 U8 U15
U50 U49
~Q
~Q
~Q
~Q
6 34 29 3
Q
~Q
~Q
65
RESET
RESET
RESET
RESET
62 37 31
SET
SET
SET
SET
RESET
RESET
58 56
SET
SET
CLK
CLK
CLK
CLK
CLK
CLK
K
23
J
55 JK_FF JK_FF JK_FF JK_FF

JK_FF JK_FF 24 20
U27 U41 U40 U29

U57 U64
AND2 AND2 AND2 AND2
AND2 AND2
38 32 28 26 21
46 49
U1 U2 U4 U16
U45 U46
Q
~Q
~Q
~Q
~Q
Q
~Q
~Q
RESET
RESET
RESET
RESET
SET
SET
SET
SET
RESET
RESET
SET
SET
CLK
CLK
CLK
CLK
CLK
CLK
K
J
39 JK_FF 33 JK_FF 27 JK_FF 22 JK_FF

45 JK_FF 48 JK_FF
U31
U59 U30 U32 U33
U58 AND2
AND2 AND2 AND2 AND2
AND2
35
52 40
U3
U47 U5 U7 U14
U48 Q
~Q
Q
~Q
~Q
~Q
~Q
RESET
Q
~Q
SET
RESET
RESET
RESET
RESET
SET
SET
SET
SET
RESET
SET
CLK
CLK
CLK
CLK
CLK
J
K
CLK
K
JK_FF
J
JK_FF VCC JK_FF JK_FF JK_FF

JK_FF
7
U21
VCC 25000Hz
5.0V
203
Kaçanik
11. Qarqet arimetikore

Qarqet aritmetikore janë rrjete kombinuese të cilat përdoren për të realizuar
operacionet themelore aritmetike me numra binarë, siç janë: mbledhja, zbritja,
shumëzimi, pjesëtimi si dhe krahasimi (komparimi) i numrave binarë.
Komparatori digjital
Komperatori digjital shërben për krahasimin e numrave binarë në mes veti (konstaton
se numri binar A është më i madh, i barabartë, apo më i vogël se numri binar B).
Numrat binar që krahasohen kanë numër të barabartë të bitëve (n) të cilët i paraqesin
hyrjet në komponentën logjike
Skema logjike e komparatorit digjital Tabela funksionale
Qarku JOOSE ekskluziv luan rolin e detektorit të barazisë, sepse dalja e tij është
vetëm kur të dy bitët hyrës janë të barabartë me njëri-tjetrin. Nga ana tjetër, dalja do të
jetë 0 vetëm nëse bitët janë të ndryshëm mes veti.
204
Kaçanik
a) Komparatori digjital njëbitësh b)simboli
......................................
Së pari po e analizojmë komparatorin e numrave binarë njëshifror.
A B Y  A B
0 0 1
0 1 0
1 0 0
1 1 1
Tabela kombinuese dhe funksioni logjik i qarkut JOOSE EKSKLUZIVE Y  A  B
Nga tabela shihet se qarku i tillë sillet si detektor i barazisë, që dmth se në dalje të tij
fitohet njësh logjik nëse A=B
a) Nëse A=B  Y  A  B =1
b) Nëse A> B  C=A  B =1; (A>B  A=1,B=0), Atëherë 1  0 =1  1=1)
c) Nëse A<B  D= A  B=1; (A<B  A=0,B=1), Atëherë 0  1=1  1 =1
Në bazë të funksioneve logjike Y , C dhe D konstruktojnë komparatorin digjital një

bitësh.
205
Kaçanik
Komparatori digjital njëbitësh

Nëse në hyrje të komparatorit veprojnë madhësitë binare A dhe B atëherë
konstatojmë :
 Nëse Y=1  A=B
 Nëse C=1  A>B
 Nëse D=1  A<B
Të analizojmë komparatorin e numrave binarë treshifrorë
A=A2A1A0, B=B2 B1 B0
A0 = B0 nëseY0 = A0  B0 =1
a) A=B   A1 = B1 nëse Y1 = A1  B1 =1 } nëse Y=Y2  Y1  Y 0=1
A2 = B2 nëse Y2 = A2  B2 = 1
A2 > B2 nëse A2  B 2=1

b) A>B  { A2 = B2, A1> B1 nëse Y2 = 1 dhe A1 B1  1
A2 = B2, A1= B1 A0 > B0 nëse Y2 = 1 Y1 = 1 dhe A0 B0  1
 C  A2 B2  Y2 A1 B1  Y2Y1 A0 B0  1
A2 < B2 realizohet nëse A2 B2  1

b) A<B  { A2 = B2, A1< B1 nëse Y2 A1 B1  1
A2 = B2, A1= B1 A0 < B0 nëse Y2Y1 A0 B0  1
 D  A2 B2  Y2 A1 B1  Y2Y1 A0 B0 1
Në bazë të funksioneve logjike

 Y=Y2Y1Y0 (Nëse Y=1 atëherë A=B)
 C  A2 B2  Y2 A1 B1  Y2Y1 A0 B0 (Nëse C=1 atëherë
A>B)
206
Kaçanik
 D  A2 B2  Y2 A1 B1  Y2Y1 A0 B0 (Nëse D=1 atëherë

A<B)
Konstruktojmë komparatorin digjital treditësh.
Detyrë:
Të konstruktohet komparatori digjital dybitësh.
Udhëzime:
Numrat binar dybitësh janë: A=A1A0 dhe B=B1B0
Funksionet logjike janë:
 Y=Y1Y0 (Nëse Y=1 atëherë A=B)
 C  A1 B1  A0 B0 (Nëse Y=1 atëherë A=B)
 D  A1 B1  Y1 A0 B0 (Nëse D=1 atëherë A<B)
 4-Bit Parity Generator Truth Table:
INPUTS OUTPUTS
A B C D ODD EVEN
L L L L L H
L L L H H L
L L H L H L
L L H H L H
L H L L H L
L H L H L H
L H H L L H
L H H H H L
H L L L H L
H L L H L H
H L H L L H
H L H H H L
H H L L L H
H H L H H L
H H H L H L
 H H H H L H
 H - High Level
 L - Low Level
Mbledhësit binarë
Për mbledhjen e numrave binarë, shfrytëzohen rregulla të ngjashme me ato që
shfrytëzohen në aritmetikë për mbledhjen e numrave decimal.
Mbledhësi i numrave binarë njëshifrorë quhet gjysmëmbledhës (ose halfadder), ndërsa
mbledhësi i numrave binarë shumëshifrorë quhet mbledhës i plotë (ose fulladder).
207
Kaçanik
GJYSMËMBLEDHËS
Gjysmëmbledhësi është qark i cili bënë mbledhjen e dy
numrave njëbitësh, në bazë të tabelës së dhënë më poshtë:
A SUM
Hyrja Dalja
B CARRY
A B S C A S = 3A’B+AB’
0 0 0 0 B 1
2
0 1 1 0
C 4= A B
A
B
CARRY 1 0 1 0
SUM
1 1 0 1
Fig 11.4. a) Simboli i gjysmëmbledhsit b) Tabela kombinuese b) Skema

logjike.
Ku janë:
A, B – numrat që mblidhen
S– shuma
C – bartja
Nga tabela e mësipërme, për madhësitë dalëse S dhe C

të gjysmëmbledhësit nxirren këto shprehje:
S = A’B+AB’ = A B
C=AB
Në bazë të cilave mund të vizatohet qarku përkatës i gjysmëmbledhësit
A S = 3A’B+AB’
B 1
2
C 4= A B
Gjysmëmbledhësi i realizuar përmes qarqeve logjike

i cili shënohet kështu:
Simboli grafik i gjysmëmbledhësit
Mbledhësi i plotë
Gjysmëmbledhësi nuk mund të përdoret gjatë mbledhjes së dy numrave binar
shumëbitësh, sepse gjatë mbledhjes duhet të mblidhet edhe bartja nga pozicioni më i ulët.
208
Kaçanik
Për këtë qëllim përdoret mbledhësi i plotë (ang. Full Adder), i cili përshkruhet me tabelën
e kombinimeve vijuese:
A CARRY A SUM
B B CARRY
SUM
CIN CIN
Fig paraqitja simbolike e mbledhësit 4 bitësh
Hyrja C-1 e mbledhësit FA0 është e përtokzuar për cilin nuk ka bartje nga stadi
paraprak.
Shprehjet algjebrike për shumën Sn dhe bartjen Cn mund të nxirren duke ndërtuar
së pari tabelën kombinuese për mbledhësin e plotë(fig 11.6)
Sn = A’B’ Cn-1 + A’B C’n-1 + A B’ C’n-1 + AB Cn-1
Cn = A’B Cn-1 + AB’Cn-1 + AB C’n-1 + AB Cn-1

Cn = A’B Cn-1 + AB’Cn-1 + AB(C’n-1 + Cn-1)
Cn = A’B Cn-1 + AB’Cn-1 + AB
209
Kaçanik
Hyrjet Daljet
An Bn Cn-1 Sn Cn
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Fig. 11.6 tabela kombinuese e mbledhësit të plotë

Ku janë:
A, B – numrat që mblidhen
S – shuma
Cn-1 – bartja hyrëse
Cn – bartja dalës
00 01 11 10
A
0 0 1 0 1
1 Sn 1 0 1 0
B
Sn=A'B'Cn-1+A'BC’n-1+AB'C'n-1+ABCn-1
00 01 11 10
A
0 0 0 1 0
1 Cn 0 1 1 1
210
Kaçanik
B
Cn= AB+BCn-1 ACn-1
A’
B’
Cn-1 1 A 7
B
A’ 5
B 4 B
C’n-1 3 Cn-1 6 Cn
2 Sn
A A
B’ Cn-1
C’n-1
A
B www.ismaildashi.tk
Cn-1
Fig. Skema logjike e mbledhësit të plotë

Fig 11.7.- Skema logjike e mbledhësit të plotë
Nga tabela e mësipërme, për funksionet dalëse do të fitojmë shprehjet:
S = A’B’ Cn-1 + A’B C’n-1 + A B’ C’n-1 + AB Cn-1

S = ( A’B’+ AB) Cn-1 +( A’B + AB’) C’n-1
S = (A’B’ + AB) Cn-1 +( A’B + AB’) C’n-1
S = (A B) Cn-1 +(A B) C’n-1
S=( )Cn-1 +(A B) C’n-1
S = (A B) Cn-1 …………(1)
Cn = A’B Cn-1 + AB’Cn-1 + AB C’n-1 + AB Cn-1

Cn = A’B Cn-1 + AB’Cn-1 + AB(C’n-1 + Cn-1)
Cn = A’B Cn-1 + AB’Cn-1 + AB
Cn =( A B) Cn-1 + AB(C’n-1 + Cn-1)
Cn =( A B) Cn-1 + AB …….(2)
211
Kaçanik
Duke i shfrytëzuar shprehjet e fituara, mund të vizatohet qarku përkatës i

mbledhësit të plotë, kështu:
Mbledhësi i plotë i realizuar përmes qarqeve logjike
Për realizimin e mbledhësit të plotë n- bitësh duhet të përdoren n –

mbledhës të plotë. Mbledhja e dy numrave 4 bitësh realizohet kështu:
A = a 3 a2 a1 a0
B = b3 b2 b1 b0
Shembull:
Të realizohet mbledhësi i numrave A = 1011 dhe B = 1001
Zgjidhje:
Në fillim bartjen duhet marrë zero sepse nuk ekziston nivel tjetër nga i cili
mund të ketë bartje
1011 bartja
1011
1001
1 0 1 0 0 shuma
212
Kaçanik
Simulimi me NI Multisim i Mbledhësit të plotë 4-bit me bartje në hyrje(Carry

In) bartje në dalje (Carry Out)
Gjeni gjendjet në daljet e qarkut EKS-OSE dhe në daljet e mledhësit, nëse gjendja në
hyrje: a) 1 0 0 1 b) 0 1 0 1
213
Kaçanik
zgjidhja: a) 0 1 1 1 b) 1 0 1 1
Mbledhësi në seri
Te mbledhësit në seri ekzistojnë, përveç hyrjes për bartje ekzistojn edhe dyhyrje,njëra
për njërin numër edhe tjetra për numrin tjetër binarë.
Fig() Vargu i impulseve për numrin 11 dhe 7 dhe shumës së tyre

a)Vargu i impulseve për numrin binar A=1011;
b) Vargu i impulseve për numrin binar B=0111
c) Vargu i impulseve për shumën S=A+B
Në çdo moment kohor pulseve A dhe B duhet shtuar edhe pulsin e bartjes, i cili forohet
nga shuma e formuar një period më herët.(fig)
214
Kaçanik
Figura 11.9 Mbeldhësi në seri

Në këtë qark tentohet që vonesa kohore gjatë bartjes së sinjalit nga dalja Cn në hyrjen Cn-
1 të jetë I barabartë me intervalit T mes ipulseve të njëpasnjëshme në mënyrë që shumës
së bitave përkatës të nurave A dhe B t’i shtohet biti i bartjes pikërisht në momentin e
dëshirueshëm kohor.Për realizimin e mbledhësit serik mjafton vetë një mbledhës i plotë pa
marrë parasysh se sa shifror janë numrat binary që mblidhen. Kjo kushtëzon që çmimi i
mbledhësve në seri të jetë shumë më i ultë
ZBRITËSIT BINARË
Për zbritjen e numrave binarë, shfrytëzohen rregulla të ngjashme me ato që shfrytëzohen
në aritmetikë për zbritjen e numrave decimal.
Zbritësi i numrave binarë njëshifrorë quhet gjysmëzbritës (ose Half Subtractor), ndërsa
zbritësi i numrave binarë shumëshifrorë quhet zbritës i plotë (ose Full Subtractor).
Le të jetë A dhe B numra binar katërshifror. Atëhere është shumë e qartë se për numrin
A vlenë:
A+A’=1
A+A’+1=1111+0001=10000
A=10000-A’-1
B-A=B-(10000-A’-1)=
=(B+A’+1)-10000 ……. (11.12)
Kjo do të thotë se zbritja e numrit binar katërshifror A nga numri binar katërshifror B
është shndërruar në mbledhjen (B+A’+1), me dallim të vetëm se B-A numër binar
katërshifror ndërsa B+A’+1 pesëshifror. Për këtë arsyeje në vazhdim të shprehjes
(11.12) figuron kufiza “minus 10000” me të cilën nga shuma (B+A’+1) eliminohet biti
215
Kaçanik
me peshë më të madhe. Mirëpo, për realizimin praktikë të zbritësit binar nuk ka fare
nevojë fare të eleminohet ky bit, por trajtohet si bartje dalëse e një mbledhësi të plotë 4-
bitësh, e cila përmes të një lidhjeje kthyese kthehet në hyrjen C-1 të mbledhësit dhe
shërben për shtimin e njëshit madhësisë =(B+A’)
E tëra kjo që u tha vlen vlen vetëm nëse diferenca (B-A) është pozitiv. Në qoftëse
diernca e tillë është negative, gjatë realizimit të shumës (B+A’+1) bartja te mbledhja
e bitave me peshë më të madhe (C3) është barazi me zero prandaj shprehja 11.12
duhet të modifikuar si në vijim:
B-A=B-(1111-A’)= B-A-1111=-[1111-(B+A’)=
=-(B+A’)’ ……. (11.13)
Fig (11.10) zbritësi binar i realizuar nëpërmjet mbledhësit
Prandaj, rregullën për zbritjen e numrave binar katërshifrorë të çfarëdoshëm mund ta

përmbledhim si në vazhdim:
Për ta zbritur numrin A nga B, ndërtohet shuma (B+A’). Nëqoftëse gjatë mbledhjes së
bitave me peshë më të madhe (për A dhe B katërshifrore bitat me peshë më të madhe
janë bitat me peshë 23) ekziston bartja C3, atëherë diferenca (B-A) është pozitive dhe
fitohet në daljen S të qarkut në fig.11.10. Përndryshe, po qe se bartja është zero(C3=0)m
diferenca është negative dhe në dale B-A=B+A’=S
Për testimin e vlerës së bititi bartës gjatë mbledhjes së shifrave me peshë më të madhe
të numrave binary B dhe A’, si dhekomplementimin e daljes S në rastin kur B<A,
përdoren qarqe ndihmës të cilat në figureën 11.10 nuk janë paraqitur.
Për prezantimin e parashenjës së numrave binar shpesh shfrytëzohet një bitë shtesë, që
quhet biti i parashenjës cili për numra pozitiv ka vlerën 0, kurse për negativ 1. Kështu,
bie fjala, numri decimal 24 paraqitet në formë binare si 0˄11000 kurse -24 paraqitet në
216
Kaçanik
formë binare 1˄11000. Biti i parashenjës është biti në të majtë të shenjës ˄ e cila shenjë
në shumë raste nuk figuron fare.
Decimal Shënim i saktë 1-kompliment 2-kompliment

+24 011000 011000 011000
-24 111000 100111 101000

Zbritja e numrit B nga numri A mund të trajtohet si shtimi i numrit A me 2-
komplementin numrit B
A − B = A + (−B) = A + C2(B) = A + (B’ + 1)
0 – 1 = -1 = 11(notacioni 2-kompliment ) ⇒ 1 bartja 1
Skema logjike e qarkut për komplementim dhe tabela funksionale

Për çdo dalje nga qarku OSE eksluziv vlen ekuacioni:
Yi M A’i M’ Ai
217
Kaçanik
Fig. 3-7. Skema logjike e rrjetit për mbledhje dhe zbritje
Ky konfigurim mundëson mbledhjen, nëse në hyrjen kontrolluese M(S/A’) sillet nivel i

ulët (M=0), ndërsa zbritjen nëse M=1.
Gjysmëzbritësi
Gjysmëzbritës (ang. Half Subtractor), është qark i cili e bën zbritjen e dy numrave
njëbitësh, në bazë të tabelës së më poshtme.
A B z h Ku janë:
A, B – numrat që zbriten
0 0 0 0
z – zbritja
0 1 1 1 h – huaja
1 0 1 0
1 1 0 0
Për dy madhësitë dalëse, shprehjet përkatëse të nxjerra nga tabela e

mësipërme, janë:
z= B +A =A B
h= B
218
Kaçanik
Në qarqet logjike gjysmëzbritësi paraqitet:
kurse qarku përkatës i gjysmëzbritësit është:
Zbritësi i plotë
Për zbritjen e numrave binarë shumëbitësh nuk mund të përdoret
gjysmëzbritësi sepse duhet të merret parasysh edhe huaja hyrëse.
Qarku i cili mundëson zbritjen e dy numrave binarë një bitësh duke e
marrur parasysh edhe huan, njihet me emrin zbritësi i plotë (ang. Full
Subtractor). Tabela e kombinimeve për qarkun e tillë është:
A B hh z hd A - (B + hh) + hd = z
0 0 0 0 0 0 - (0 + 0) + 0 = 0
0 0 1 1 1 0 - (0 + 1) + 2 = 1
0 1 0 1 1 0 - (1 + 0) + 2 = 1
0 1 1 0 1 0 - (1 + 1) + 2 = 0
1 0 0 1 0 1 - (0 + 0) + 0 = 1
1 0 1 0 0 1 - (0 + 1) + 0 = 0
1 1 0 0 0 1 - (1 + 0) + 0 = 0
1 1 1 1 1 1 - (1 + 1) + 2 = 1
Ku janë : Skjarimi tabelor i zbritjes

A, B - numrat që zbriten duke i pasur parasysh
hh - huaja hyrëse numrat decimal
hd - huaja dalëse
Shembulll
Përmes programit NI Multisim të realizohet qarku i cili do të punoj si mbledhës
dhe zbritës i plotë, me hyrjet: fjala A, fjala B, , rerzultati si dhe indikatoret Plus , Minus
bartja dhe rezultati negativ
219
Kaçanik
Zgjidhni Simulate>>Run (ose shtypni F5) për të ekzekutuar simulimin.

Njësi logjike aritmetike e thjeshtë (ALU)
Ky qark mbledh ose zbrit dy fjalë binare
a)selektori në pozicionin mblidh
b(selektori në pozicionin Zbrit
Rezultati do sinjalizoj nëse ndodh barjte (huaja dalëse),

VCC GND
si dhe nëse vlera e rezultatit është një numër negativ.
Zgjidhni Simulate>>Run (ose shtypni F5) për të ekzekutuar simulimin.
Negativ
Fjala A Carry Out-(Barjte )

Fjala B Rezultati
Plus Minus
U2
1 A4 S4 15
3 A3 S3 2
A 8 A2 S2 6
10 A1 S1 9
B 16 B4 C4 14
4 B3
7 B2
C 11 B1
13 C0
D
74LS83N
H
Zbrit
Mblidh
V1
Selektor
5V
Shumëzuesit dhe pjesëtuesit

Shumëzimi i numrave binar zakonisht zbatohet në mikroprocesor dhe mikrrokomjuter me
përsëritjen e operacione të mbledhjes dhe zhvendosjes.
Meqë mbledhësit binar janë të dizajnuara për të mbledhur vetëm dy numra binarë në të
njëjtën kohë, në vend të mbledhjes të të gjitha produkteve të pjesshme në fund, ata
mbledhin dy në një kohë dhe shuma e tyre akumulohet në një regjistër të quajtur regjistri
220
Kaçanik
akumulator. Gjithashtu, kur bit shumëzues është '0', që produkti shumë i pjesshëm
injorohet, pasi një linjë gjithë '0' nuk ndikon në rezultatin përfundimtar.
Aranzhman themelore harduerike e një shumëzuesi të tillë binar do të përfshinte regjistra

të zhvendosësh për bitët e shumëzuar dhe shumëzues , një regjistër akumulator për ruajtjen
e produkteve të pjesshme, një mbledhës paralele binare dhe një gjenerator impulseve të
taktit në kohë për operacione të ndryshme.
Shumëzuesit Binar gjithashtu janë në dispozicion në formë IC. Disa nga numrat e tipit më
popullor në TTL familja përfshin 74261 që është një shumëzues 2 × 4 bit (shumëzuesi
katër-bit i dizajnuar si B0, B1, B2, B3 dhe B4, dhe një shumëzues dy-bit i dizajnuar si M0,
M1 dhe M2 ).
MSBs B4 dhe M2 përdoren për paraqitjen e shenjës. 74284 dhe 74285 janë shumëzues 4
× 4 bit. Ato mund të përdoren së bashku për të kryer shumëzimin me shpejtësi të lartë të
dy numrave me katër bit. Figura 7.35 tregon rregullimin. Rezultati i shumëzimit shpesh
kërkohet të ruhet në një regjistër. Madhësia e këtij regjistri (akumulatori) varet nga numri
i biteve në rezultat, të cilat më së shumti mund të jenë e barabartë me shumën e numrit të
biteve në shumëzues dhe shumëzues. Disa shumëzues IC kanë të ndërtuar një regjistër
Shumëzuesi 4X4 Bit
221
Kaçanik
Shumë mikroprocesorë nuk kanë në ALU-in e tyre hardware që mund të kryejnë

shumëzimin ose operacione të tjera komplekse aritmetike të tilla si pjestimi, përcaktimi i
rrënjës katrore, funksionet trigonometrike etj. Këto operacione në këto mikroprocesorë
ekzekutohen përmes softuerit. Për shembull, një operacion i shumëzimit mund të realizohet
duke përdorur një program softueri që bën shumëzimin nëpërmjet ekzekutimit të përsëritur
të instruksioneve të mbledhjes dhe zhvendosjes. Operacione të tjera komplekse të
përmendura më sipër mund të ekzekutohen edhe me programe të ngjashme. Edhe pse
përdorimi i softuerit zvogëlon harduerin e nevojshëm në mikroprocesor, koha e llogaritjes
në përgjithësi është më e lartë në rastin e operacioneve të ekzekutuara softuerike në
krahasim me përdorimin e harduerit për të kryer kto operacione.
. Njësia aritmetike-logjike (ALU)
ALU është një qark digjital, i cili realizon bashkësi të operacioneve atimetike dhe
logjike. Ka një një numër të linjave për zgjedhjen e operacionit të dëshiruar. Në qoftëse
ALU ka k-linja për selektim, atëhere nëpërmjet tyre mund të zgjedhen 2k operacione të
ndryshme
Qarku aritmetikor
Mbledhësi binar paralel në fig 11.5 mund të përdoret për realizimin e një sërë operacioneve
aretitmetikore, kur nga një hyrje e mbledhësve të plotë, nëpërmjet të cilëve është realizuar
mbledhësi paralel, kontrollohet prej së jashtmi. Kështu mbledhja e zakonshme e numrave
binar A dhe B realizohet ashtu që në njërin grup të hyrjeve sillen bitat e numrit binar A e
në tjetrin grup të hyrjeve bitat e numrit binar B(fig 11.5), me ç’rast hyrja për bartjen
fillestare C0 është e përtokësuar (C0=0). Ky rast është treguar në fig 11.12 a) në këtë rast
themi se qarku realizon operacionin e mbledhjes dhe dalja e tij është Y=A+B.
Në qoftëse për të njëjtin qark në hyrjen për bartjen fillestare C0 sillet njësh logjik,
në dalje të tij fitohet funksioni i formës Y=A+B+1
Operacione të ndryshme aritmetikore mund të realizohen nëpërmjet këtij qarku, në
qoftëse hyrjet për bitat e numrit binar B kontrollohen nga jashtë si mund të shihet në fig
222
Kaçanik
11.11 c),d),e),f),g) dhe h). Me komplemenimin e të gjithë bitave të hyrjes B, në daljen Y

fitohet operacioni Y=A+B’, me kusht që C0=C (fig 11.11 c) ), por nëqoftëse sillet C0=1,
atëherë dalja do të ketë formën Y=A+B’+1, që është ekuivalent me operacionin Y=A-B
(fig 11.11d))
Në qoftëse në të gjitha hyrjet për bitiët e numrit B sillen zero, në daljen Y do të
fitohet numri binar A, meqenëse A+0=A (fig 11.11 e)) dhe operacioni i tillë quhet
transferimi i A-së, me kusht që C0=0. Por, po qese për të njëjtën situat është C0=1, atëherë
Y do ta ketë formën Y=A+1 dhe opracioni i realizuar quhet inkrement i A-së
223
Kaçanik
Fig. 11.12. mikrooperacionet aritmetikore që realizohen me kontrollin e terminaleve B të

mbledhësit paralel
Në qoftëse në terminalet të mbledhësit paralel në vend të zerove logjike tash sillen

njësha logjik, d.m.th. nëse B=B3B2B1B0=1111, duke ditur se (0001)’ +1=1111, mund të
shkruhet se Y=A+1111=A+(0001)’ +1=A-0001=A-1 dhe operacioni i realizuar quhet
dekriment i A-së (fig 11.12 g)).
Përfundimisht nëse në B terminalet e mbledhësit paralel kemi njësha si në rastin e
mëparshëm, por C0=1, atëherë do të jetë se Y=A+(0001)’ +1+1=A-1+1=A, që do të thotë
si në rastin e) është realizuar opracioni “transferimi i A-asë
Një stad i qarkut aritmetikor që i realizon operacionet e paraqitur në fig 11.12
është treguar në fig 11.13.
224
Kaçanik
Fig 11.13
S1S0kontrolla e rrjedhës mes terminalit B dhe njërës hyrje të mbledhësit të plotë
S1 S0 Hyrja E
kontrolluar
mbledhësit të plotë
0 0 0
0 1 Bi
1 0 Komplimenti i Bi
1 1 1
Qarku aritmetikor site mbledhësi i plotë mundë të jetë i zbërthyer në stade nga një stad
për secilin palë të bitëve të madhësive hyrëse. Kështu, për mbledhësi hyrëse n-bitësh
qarku përmban n-stade. Secili prej është identik
225
Kaçanik
Fig 11.4
Qarku Logjik
Për realizimin e operacioneve logjike në njësin aritmetiko-logjike shfrytëzohet tërsia e
njohur si njësi logjike. Operacionet logjike zbatohen mbi bitat e madhësive hyrësm duke
trajtuar secilin bit si ndryshore binare. Ekzistojnë gjithësejt 16 operacione logjike, që mund
të gjenerohen në një qark të këtill dhe zgjedhja e tyre bëhet përmes katër variablave për
selektim. Mirëpo, për kuptimin e mënyrës së funksionimit të njësisë logjike dhe duke ditër
se në esencë ekzistojnë vetëm katër operacione logjike themelore, e të gjitha të tjerat mund
të fitohen me kombinimin e tyre sipas rregullave të algjebrës së Bullit, mjafton ta
analizojmë njësin logjike që i realizon operacionet logjike themelore, d.m.th. operacionet
DHE, OSE, OSE-ekskluzive dhe JO. Një stad i njësisë të tillë është prezantuar në fig 11.15
dhe meqenëse realizon katër operacione logjike , ka dy hyrje për selektim (shih tabelën
11.15 b)
226
Kaçanik
Ai 1
Bi
MUX
2 4X1
4 SELECT
S1
S0
a)
Operacioni
S1 S0 Dalja
logjik
0 0 Y=A.B DHE
0 1 Y=A+B OSE
Y=A OSE
1 0
B EKSLUZIVE
1 1 Y=A’ JO
227
Fig. 11.15. Një stad i njësisë logjike a) diagram logjik b) tabela kombinuese
Nëpërmjet kombinimit të sjellë në këto dy hyrje bëhet zgjedhja e njërit nga
operacionet logjike. Hyrjet për selektim duhen aplikuar në secilin nga stadet e njësisë
logjike
Njësia aritmetike-logjike
Me kombinimin e njësisë aritmetike dhe njësisë logjike ndërtohet njësia aritmetike-logjike .
variolat për selektim S1 dhe S0 mund të jenë të përbashkëta edhe për njësin aritmetike edhe për
atë logjike, mirëpo, meqenëse duhet bërë zgjedhja edhe ndërmjet këtyre dy njësive duhet shtuar
edhe një hyrje për selektim S2. Dukja e një stadi të njësisë aritmetiko-logjike është treguar në fig
11.16.
fig(11.16 )një stad i Njësisë aritmetike-logjike\

Daljet e njësisë aritmetiko logjike sillen në hyrje të multiplekserit dalës 2X1 me variolën për
selektim S2. Për S2=0njësia aritmetikore;S2=1njësia logjik
Qarku nga fig 11.16 duhet përsëritur n-herë për të fituar njësin aritmetiko-logjike n-bitëshe.
Dalja për batjen Ci+1 duhet lidhet për bartjen hyrëse Ci të të stadit vijues të rendit më të lartë.
Bartja hyrëse e stadit të parë C0 shërben si variabël për selektimin e operacioneve aritmetikore
nuk ndikon në operacionet logjike.
Njësia aritmetiko logjike e përshkruar në paragrafin 11.6.1 dhe njësia logjike e përshkruar
në paragrafin 11.6.2 mund ti zhvillojnë tetë operacione aritmetikore dhe katër operacione logjike,
d.m.th gjithsej 12 operacione. Zgjedhja e cilit do nga operacionet bëhet nëpërmjet variablave për
selektim S2,S1,S0,C0.
Operacione që i zhvillon kjo njësi aritmetiko logjike janë prezantuar në tabelën e treguar
në fig 11.17. tettë të parat (për S2=0) paraqesin operacionet aritmetikore, kurse katër të fundit (për
S2=1) operacionet logjke. Bartja hyrëse C0 nuk ka kuruarë ndikimi gjatë zhvillimit të
operacioneve logjike, prandaj për katër kombinimet e fundit të tabelës mund të jetë e çfarëdoshme.
Elektronikë digjitale Shkolla mesme profesionale
Kaçanik
Hyrjet për selektim

Dalja Operacioni
S2 S1 S0 C0
0 0 0 0 Y=A Transferimi i A
0 0 0 1
Y=A+1 Inkrimenti i A
0 0 1 0 Y=A+B Mbledhja
0 0 1 1 Y=A+B+1 Mbledhja me bartje
0 1 0 0 Y=A+B’ A plus komplimenti i B
0 1 0 1
Y=A+B’+1 Zbritja
0 1 1 0 Y=A-1 Dekrimenti i A
0 1 1 1 Y=A Transferimi i A
1 0 0 x
Y=A DHE B DHE
1 0 1 x Y=A OSE B OSE
Y=A  B OSE EKSLUZIVE

1 1 0 x
1 1 1 x Y=𝐴̅ Komplementi i A
Fig .11.17. Tabela e operacioneve për njësinë aritmetike-logjike
229
Kaçanik
Shembuull: NI Multisim Njësia aritmetike-logjike(ALU)-kpmpnenta IV 74AS181 BN
230
Kaçanik
12. Konvertorët D/A (digjital-analog) dhe A/D

– Kuantizimi i madhësive analoge
– Konvertorët D/A (digjital-analog)
– Konvertorët A/D (analog-digjital)
12.1 Konvertorët D/A (digjital-analog)

Kur bëhet fjalë për trajtimin e problemeve të ndryshme teknike, shpesh është e nevojshme të
konvertohen sinjalet digjitale analog. Në rastin e konvertimit digjital analog (D / A), rezultati është
një tension që është proporcional me numrin e dhënë.
12.1 .1 Mënyra e funksionimit

Konvertuesi D / A për çdo numër të hyrjes i ndan një vlerë të vetme diskrete. Zakonisht është e
mundshme që vlerat e tensionit të shpërndahen linearisht në një shkallë. Numri i vlerave të
ndryshme dhe rezulcioni i skallës varet nga numri i fjalëve të koduese në sistemin të kodit dhënë.
Zakonisht përdoret kodi binar natyral dhe kështu përmes kodit n-bit mund të definohen 2n vlera
të ndryshme dalëse për tension. Simboli skematik dhe karakteristika e transmetimit t të
konvertuesit D / A me tre bit janë treguar në figurë
12-1. Numri i biteve në praktikë është shpesh shumë më i lartë dhe, p.sh , 8, 10, 12 ose më i lartë.
Fig 12.1 a_Simboli skematik konvertuesit D / A dhe b) karakteristika e transmetimit
231
Kaçanik
Konvertuesi D / A gjeneron tensionin e daljes korresponduese nga sinjali bazë (tension referent ).
Parakushti i konvertimit të saktë është sinjali bazë i saktë dhe i qëndrueshëm, dhe
emisiviteti(ndarja) duhet gjithashtu të jetë pa gabime.
12.1.2. Struktura
Pjesa qendrore e konvertuesit D / A është një rrjet rezistencave (Figura 12-2), roli i të cilit është
ndarja e sinjal bazë. Raporti i ndarjes rregullohet me anë të ndërprerësve analoge. Kontrolli i
ndërprerëve munden drejtpërsëdrejti ta bëjnë bitët e numrave hyrës, por mund të ndodhë që për
përfitim të rezultatit saktë të jetë i nevojshëm për të kryer konvertimin e atij numri në një sistem
tjetër të kodit. Sinjali i daljes i rrjetit të rezistencave mund të përdoren direkt por zakonisht kalonë
nëpër stadet përforcim dhe filtrim.
Fig 12.2 Bllok skema e konvertues dixhital / analog

Figurat 12-3deri 12-6ctregojnë paraqitjet karakteristike të rrjetave ndërprerësve dhe të
rezistencës. Rrjeti i rezistencave në të ashtuquajturën konvertues direkt (Figura 12-3) përbëhet
nga lidhja serike e rezistencave të njëjtës vlerë. Secili vlerë mundshme e tensionit diskrete është
në dispozicion në pikën e lidhjes së dy rezistorëve. Nga të gjithë ndërprerësit, në të njëjtën kohë
vetëm një është kyçur , e cili përcaktohet nga fjala koduse e hyrjes dhe kështu vlera e zgjedhur
rrjedh në tensionin e daljes (UK). Është e domosdoshme të zgjidhni një sistem të tillë kodimi në të
cilin ka vetëm një njësi në çdo fjalë kodike ose ky problemi zgjidhet duke futur një dekoder ose
një konvertues kodi. Struktura e rrjetës është e thjeshtë, por në rezolucion të madh përbëhet nga
një numër i madh të ndërprerësve e dhe rezistencave të saktësisë të lartë, realizimi i të cilëve është
i shtrenjtë.
232
Kaçanik
Kodi dalës
Fig 12.3 skema parimore Konvertues D / A.
Skema e konvertuesit D / A me katër bita me rrjetin e rezistencave me peshë është treguar në
Fig, 12-4. Rrymat që kalojnë përmes rezistencave individuale mblidhen me ndihmën e një
përforcuesi operacional dhe në këtë mënyrë formohet tension diskrete të daljes që korrespondon
me hyrjen e fjalës kodike:
Ndryshoret Qi janë vlerat e bitave të veçant të të fjalës kodit të hyrjes. Vështërsia më madhe
në këtë zgjidhje është realizimi i rezistencave sipas peshave me vlera të sakta. Në veçanti në
teknika e integruarm është vështir të realizohen rezistorë që kanë vlera të rezistencës shumë të
vogla ose shumë të larta me saktësi të madhe. Problem janë edhe vlerat e rrymës të cilat kalojnë
nëpër ndërpres individual e që janë shumë të ndryshme dhe për këtë arsye rënjet tension në
ndërpres janë të ndryshme , gjë që kontribuon në gabimet e konvertimit.
Fig 12.4 konvertori D / A i realizuar me rrjeti rezistencave me peshë
233
Kaçanik
Konvertori i D / A katër bitësh me rezistorë, të paraqitur në figurën 2.6-2, përbëhet nga një burim
i referencës së tensionit, katër çelësa të operuar elektrikisht, katër rezistor precize me rezistenca
me 2n, n = 0..3 dhe një përforcues operacional. Puna e çelsave individual, kontrollohet me bit-in
përkatës të kodit të hyrjes. Nëse bit është në gjendjen e njëshit logjike, çelsi mbyllet. Nëse bit në
gjendjen logjike zero çelsi mbetet i hapur. Rezistenca e lidhur me vijën binare me peshë më të
lart, bit b0 ka vlerën R. Çdo bit me peshë më të ulët është i lidhur me një rezistencë rezistencë dy
herë më të madhe, d.m.th, b1 është e lidhur me rezistencën 2R, b2 në 4R dhe b3 në 8R.
Fig 2.6.2 Shndërruesi D/A me rezistorë

Diapazoni e hyrjes e konvertuesit D / A binare me katër bit varion nga 0000 deri në 1111. Tensioni
analog më i madh i daljes -1.875 x Vref korrespondon me vlerën binare të hyrjes 1111. Vlerat
binare më të ulëta të hyrjes korrespondojnë me vlerat e ulëta të tensionit të daljes.
Shembull: Për shndëruesin D/A nga fig me Vref=-5V, llogaritni madhsin e tensionit analog në
dalje kur vlerat hyrëse janë: a) b0b1b2b3=1111, b) b0b1b2b3=1100, a) b0b1b2b3=0001
Parametri i rëndësishëm i D / A konverter është ndryshimi më i vogël në tensionin e daljes.

Parametri njihet si rezolucioni i konvertimit D / A. Për konvertues n bit D / A
234
Kaçanik
Disavantazhi kryesor i një konvertuesi D / A me rezistencë të ngarkesës është që me të rritur

numrin e biteve, rritja e vlerave të së rezistencave redukton saktësinë e performancës së tyre të
integruar.
Konvertimi D/A me rrjetin e rezistencave me peshë
Dizajn paralel – në të gjitha qarqet furnizohen njëkohësisht sjekken bitët korresponduese
nga bitet me pesh më të vogla (LSB) deri në bitet me pesh më të mëdha (MSB)
çelsat elektronikë kontrollohen nga kombinimi i bitave.
Përforcues operacional me rezistencë të lartë në hyrje dhe rezistencë shumë të ulët të
daljes.
Duke ndryshuar raportin e rezistencës, amplifikatori operacional i jepnë dalje një rritje të
tensionit të referencës fikse (hyrje) në varësi të numrit të rezistorëve të përfshirë ku vlera
zvogëlohet me një faktor 2n në emërues.
Vlera totale e qark paralel të rezistencës është R1 dhe ndryshon sipas pozicionit të çelsave
që kontrollojnë kombinimet binare. Vlera e R2 nuk ndryshon.
shenjëanegative tregon që do të bëhet një ndryshim në fazë tensioni i daljes kundrejt hyrjes.
Rezistenca R1 paraqet lidhjen paralel të rezistencave që kyçin çelsat 0-3 në qarkun rrymor
në varësi nga kombinimet të binare që ata kontrollojnë .
Konvertimi D/A me rrjetin e rezistencave R-2R
235
Kaçanik
E metë e shndërrimit me rezistorë të peshës - kërkohen marrëdhëniet të sakta midis

rezistuesve individualë.
Rrjeti rme rezistenca R-2R përdor vetëm dy vlera të rezistencës, që është e bën
teknologjikisht më të lehtë për tu bërë.
Amplifikatori operacionall vetëm përcjell daljen nga rrjeti rezistencave pa
përforcime dhe plotësisht ndan rrjetin rezistencave nga qarqet që pasojnë
në daljen e saj, kjo e bën tërë qarkun shumë stabil .
Teknologjia moderne CMOS - konverterë D / A me kapacitet me peshe
ku përdoren ndarësit e tensionit kapacitiv. Ka saktësi të madhe, por nuk
përdore pëe punë paralele
Konvertori me rezistencat me pesh në konvertimin BCD

o Dhjet gjendjet e mundshme të numëruesit dekad mund të paraqiten me 4 gjendje binare (kodi
BCD)
o Të gjitha shifrat 0-999 mund të paraqiten me 12 gjendje binare suke përdor 3 dekada me nga
katër antar binar
o Vlera e rezistencave në secilën dekad është në raport me 8:4:2:1 në vend çelësave mekanik
përdoren diodat
o Skema e thjeshtësuar e këtij shndërruesi është në fig e më poshtme
Qindëshet
236
Kaçanik
Dhjetëshet
Njëshet
2.6.1 Shndëruesit D / A me Rezistenca shkallë R-2R

.
Konvertuesi D/A katërbitësh shkall me rezistencat R-2R, i paraqitur në figurën 2.6-3, përbëhet
nga një burim i tensionit referent, Vref, katër ndërprerësve , një përforcues operacional dhe një
rrjet shkallë prej rezistorëve . Një rezistencë (2R) në seri me ndërpresin dhe tjetri me vlerë (R)
gjysma e të parës janë në vijën e për mbledhje
LSB – biti me peshë më të ultë

MSB- biti me peshë më të lartë
Fig()Një konvertues D / A katër bitësh me rezistenca R-2R (MSB = bit e peshës më të lartë, LSB =
bit me peshë më të vogël)
Secili çelës kontribuon në komponentën e tij të peshës të vlerës së tensionit të daljes, gjë që
rezulton në një tension në dalje proporcional me kodin binar të hyrjes. Për shembull, në rastin kur
vetëm b0 = 1, rezistenca serike e bitit të peshës më të lartë, 2R, lidhet paralelisht me rezistencën e
hyrjes zëvendësuese të nyjes X- të rrjetit shkallë deri në zero. Rezistenca krahasuese, e llogaritur
nga kombinimi i rezistencave të lidhura paralele dhe serike duke filluar nga bit pesha më e ulët,
është 2R. Pra, rryma e hyrjes, Ihyr, është e barabartë me Vref / 2R, dhe tensioni i daljes, Vdal , është
i barabartë me -Vref / 2. Më poshtë është shprehja për tensionin e daljes
237
Kaçanik
Udal-tensioni analog në dalje
Vref –tensioni analog hyrës referent
b0- biti me pesh më të lartë të kodit binar hyrës
bn-1- biti me pesh më të ultë të kodit binar hyrës
Meqenëse përdoren vetëm dy vlera të rezistencës R dhe 2R, konvertuesi D / A me rrjetë shkallë të
rezistencave R-2R është i thjeshtë. Shndërruesi është praktik për realizim, i shpejtë dhe i
besueshëm në punë. Një shembull i një shndërruesi D / A tetëbitësh R-2R është një qark i integruar
AD558.
15. For the 4 bit DAC shown in the figure, the output
voltage V is 0
a. 10 V
b. 5 V
238
Kaçanik
c. 4 V
d. 8 V
zgjidhja: V in at the non inverting terminal
Konvertor D / A me shkallën me rezistenca 2nR
Konvertor D / A me shkallën me rezistenca 2nR për shndërrimin e të dhënave dixhitale n-bit

përbëhet nga 2n resistorë të barabarta R dhe 2n+1-2 analog switches. Figura 2.6-4 tregon një
konvertues me tre bit. Tetë (23) resistor të lidhur me seri formojnë një ndarës të tensionit, duke
prodhuar tetë nivele të tensionit analog. Çelësat analoge kontrollohen nga një kod dixhital i
hyrjes në mënyrë që secili kod të formojë një rrugë unike nga ndarësja i tensionit deri te dalja e
shndërruesit . Për të parandaluar ngarkesën e ndarësit të tensionit, dalja e konvertuesit është e
lidhur me amplifikatorin me plifikim të njësi. Megjithëse pajisja a kërkon një numër të madh të
komponentëve, ai thjesht realizohet si një qark i integruar me shkkall të lartë të integrimit .
Shembull: për shndërruesin nga fig duhet llogaritni raportin të tensionit analog dales për hyrje:
a) 011 dhe b)001.
Zgjidhja
a) në rastin e hyrjes binare të vlerës 011, mbyllen celsat të kontrolluar me bitët B0’,B1 dhe B2,
me cka hapet rruga ndërmjet tensionit në dalje Vdal dhe nyjës 5, ku tensioni është ibarabart
Vref/.2. dhe sekuenca jep tensionin në dalje me vlerë Vref/2
b)te rasti të vlerave binare hyrës 001, mbyllen celsat të kontrolluar me bitët B0’,B1’ dhe B2 me
cka hapet rruga ndërmjet tension në dalje Vdal dhe nyjës 7, ku tensioni është I barabart me
vref/4, dhe sekuenca jep tensionin në dalje të barabart me vlerën Vref/4
239
Kaçanik
Fig shndërruesi D/A me rrijetin e rezistencave 2nR
Në teknologjinë e integruar, konvertuesit D / A më të suksesshëm janë arritur, struktura e të cilëve

bazohet në një rrjet t të rezistencave në shkall pasiqë është e nevojshme të riprodhosh vetëm dy
vlera të rezistencave R dhe 2R (Figura 12-5). Duke lidhur ndërpresin e caktuar me potencialin e
240
Kaçanik
referencës, formohen komponentët individualë të rrymës dalëse që është në anën e djathtë të

skemës të shënuar me I.
Komponenti më e lartë e rrymës fitohet me kyçjen e ndërpresit të djathtë Qi dhe kjo vlerë është
përgjysmuar duke lëvizur në të majtë? Formula e përfundimtare për rrymë I është:
ku Qi janë bitët e e kodit të hyrjes. Qi =1 do të thotë që nndërpresi i i-të është i kyçur në

tensionin referent ndërsa Qi =0 me masë. Prandaj, rryma e daljes është proporcionale me
fjalën kodike të hyrjes. Kjo rrymë mund të përdoret drejtpërdrejt si sinjal daljes ose nëse është
e nevojshme, ai mund ta konvertohet në tensionin e ndihmës një amplifikator operacional(si
current-to-voltage converter).
Fig 12.5 Konvertori D / i A realizuar me një rrjete të rezistencave në R-2R shkall .
Nëse pika M, në vend të tokës, është e lidhur me masën virtuale të amplifikatorit operacional ,
dhe sinjalet e kontrollit të çelsave në daljen e regjistrit stacionar ,përfitohet konvertues D / A me
rrjetë shkallë të rezistencave
Shembulli i një konverteri të tillë D / A me 4 bit është treguar në figurën 12.10.
Amplifikatori operacional i daljes rrymën e shndërrohet në tension:
241
Kaçanik
Figura 12.6 tregon realizimin e një konvertuesi D / A që përmban numrin më të vogël të

komponentëve. Ndërprerësi K kalon periodikisht në pozicionin e majtë dhe të djathtë. Kontrolli i
ndërprerësit bëhet ashtu që koha për të cilën ndërprerësi është në pozicionin e majtë dhe
perioda e kyçeve janë identikë mardhënje me vlerën aktuale të numrit të koduar të hyrjes dhe
vlerës së tij maksimale (kjo quhet modulimi i impulsit në gjerësi. Pasfiltrimit (që e bënë anëtari
242
Kaçanik
RC) vlerën e tensionit të daljes (vlera mesatare e impulsit)" korrespondon me vlerën e numrit të
hyrjes.
Fig 12.6. Konvertori D / As që punon në parimin e modulimit të impulsit në gjerësi.
12.1.3. Karakteristikat
Karakteristikat kryesore të konvertuesve të D / A janë: rezolucioni dhe dhe koha e
vendosjes . rezolucioni jepet me numrin e bitëve duke supozuar se të dhëna hyrëse hyrje sillen
në kodin binar. e dhënat mbi rezolucionin gjithashtu tregon për saktësinë e konvertimit.
Konvertorëve duhet ashtu konstruktuar ashtu funksioni transmetues i tyre të jetë monoton.
Bazuar në supozimet e mësipërme konstatohet se gabimi i konvertimit është gjithmonë më i vogël
se voltazhi që korrespondon me bitin me peshë më të vogël
.
Për të vendosur një tension stabil të daljes, nevojitet një kohëi caktuar. Për shumicën e
konverterve kjo kohë është rendit µs ose ns, ndërsa në konvertisit impulsgjerësi r është dukshëm
më e lartë sepse ajo është konstante kohore të anëtarit RC disa herë më të larta nga periudha e
ndërprerjes e cila për vetë vetën mjaft të gjatë
243
Kaçanik
Digital Value
Output range: 0V to 5V
+ - R1 - +
MSB
-0.011u A 0.568 V
D 1kΩ
+ - R2
-0.011u A
R7
C 2kΩ 10kΩ 50 %
Key=G
U7
+ - R3 R5 R6
0.888m A
B 4kΩ 1kΩ 10kΩ
+ - R4 U6
LSB
-0.01u A OPAMP_3T_VIRTUAL
A 8kΩ
V1
5V
OPAMP_3T_VIRTUAL
Konvertuesi analog digjital (A / D)

Konvertuesi analog digjital (A / D) është një interfejs midis sistemeve analoge dhe digjitale.
Konvertuesi A / D konverton sinjalin analog të hyrjes në sinjalin dixhital të daljes. Versioni më i
zakonshëm i konverterit A / D është një konvertues A / D i kontrolluar me numërues, një
konvertues A / D me përafrim(aproksimim) të njëpasnjëshëm dhe një konvertues A / D me ramp
(devijim) të dyfishtë.
Konvertuesi bazë A / D është një qark krahasues analog, komparator . Një skemë analoge e
krahasuesit analog tregon Figura 2.7-1. Sinjalet e hyrjes në komperator (krahasues) janë tensione
244
Kaçanik
U1 dhe U2 ndërsa tensioni i daljes është U0. Kur krahasuesi në dalje jep një sinjal të
tensionit të nivelit të lartë (njëshi logjikë), dhe në rast se U1 <U2 tensioni në dalje është i nivelit
të ulët (logjika zero). Shpesh realizimi i përdorur i një krahasuesi analog është qarku LM311.
Fig 2.7-1 Krahasuesi Analog
Shndërruesi A/D i kontrolluar me numërues

Bllok diagrami i një konvertuesi A / D të kontrolluar me numërues tregon Figura 2.7-2. Një
konvertim digjital analog fillon me vendosjen e numëruesit binar në zero, duke rezultuar në
tensionin e daljes U2 = 0. Nëse tensioni analoge i hyrjes V1 është më e madhe se tensioni i daljes,
tensioni i daljes së komparatorit është i lartë, hapet porti DHE dhe rritja e vlerës së numëruesit me
një. Me inkrementim e numëruesit rritet vlera e tensionit U2. Kur U2 është pak më i madh se
sinjali analog i hyrjes, sinjali i daljes nga krahasuesi është i ulët, me çka mbyllet porti DHE dhe
ndalohet puna e të numruesit. Gjendja e numruesit në këtë kohë përfaqet ekranin digjital të vlerës
së tensionit të hyrjes analoge.
245
Kaçanik
Figura 2.7-2 Blok dijagrami shndërruesit A/D i kontrolluar me numërues
Disavantazhi kryesor i kësaj metode të konvertimit është koha relativisht e gjatë e

nevojshme për kodimin për të koduar një sinjal analog hyrës . Në rastin më të keq,
është e nevojshme të ekzekutohen 2n takte për të të bërë konvertimin A / D, ku kërkohet
n numër i biteve për të koduar sinjalin analog
Konvertues A / D me përafrim të njëpasnjëshëm
Shndërruesi A / D me përafrim të suksesiv është më i shpejtë në punë. Gjithashtu përdor

një shndërrues D / A, por numëruesi binar është zëvendësuar me një regjistër të
përafrimit (RSA), siç tregohet në figurën 2.7-3.
Figura 2.7-3 Konvertuesi A / D me përafrim të njëpasnjëshëm (bit MSB e peshës më

të lartë, bit LSB me peshë më të vogël)
246
Kaçanik
Fig() Parimi i punës
Pas fillimit të konvertimit të pulsimit të fillimit të konvertimit, RSA vendos bitin e

peshës më të lartë në gjendjen e njëshit logjikë dhe të gjitha bitët e tjerë në gjendjen
zero të logjikës. Nëse krahasuesi përcakton se dalja nga konvertuesi D / A është më i
madh se sinjali që do të konvertohet, atëherë biti me peshë më e madhe është vendosur
në gjendjen zero dhe biti i ardhshëm është vendosur si bit e peshës më të madhe, d.m.th
vendoset në gjendjen e njëshit logjikë. Megjithatë, nëse sinjali I cili konvertohet është
më i lartë se dalja nga konvertuesi D / A, biti me pesha më e madhe mbetet në gjendjen
e njëshit logjikë.
Procedura përsëritet për çdo bit derisa të arrihet ekuivalenti binar i sinjalit analog të
hyrjes. Procesi kërkon vetëm n takte.
Një shembull i përafrimit suksesiv paraqet qark integruar National ADC0844
247
Kaçanik
Kalimi nëpër zero
Integrimi i Uhyr
Uhyr e Lartë
12.2 Konvertorët A/D

Kur nevojiten sinjalet analoge (vlera e tensionit ose disa madhësi të tjera kontinuale) në format
dixhitale të ruhen, përpunohen, dërgohen, paraqiten, etj, është e nevojshme që paraprakisht të
kryhet shndërrimi analog digjital. Mostrës të sinjalit analoge në rastin e konvertimit i ndahet
numri përkatës sistemi kodues në përdorim
12.2.1 Parimi i punës

Tek Konvertimi A / D kërkohen zgjidhur disa detyra. Së pari, është e nevojshme që në intervale
të rregullta të kohës të merren mostrat nga sinjali analogë. Kjo procedurë quhet diskretizim
sipas kohës. Procesi i konvertimit nuk është i menjëhershëm prandaj është e nevojshme të zgjidhet
periudha e tillë e marrjes së mostrave ashtu që të përfundoj konvertimi i mostrës së
mëparshme para marrjes së një tjetër.
Detyra e dytë është krahasimi i mostrës me vlerat në një shkallë diskrete. Si rezultati i
krahasimit, vlera e mostrës zëvendësohet me një numër nga kjo shkallë që është më afërta e
vlerës së mostrës. Ky proces quhet diskretizimsipas amplitudës.
248
Kaçanik
Faza e fundit e konvertimit është gjenerimi i kodit të daljes që i përgjigjet vlerës

diskrete. Ky proces kryhet sipas karakteristikave të paracaktuara të transmetimit të konvertuesit
A / D (Figura 12.2.1)
Figura 12.2.1: Karakteristikat e transmetimit të një konvertuesi A / D tre bitësh.
249
Kaçanik
12.2.2. Struktura
Ekzistojnë tri zgjidhje të ndryshme për konvertuesit e sotëm A / D: lloji i drejtpërdrejtë (flash),
zgjidhja me përafrimin gradual (aproksimim suksesiv) dhe procedurën e numërimit.
Konvertuesi paralel A/ B në rastin e kodeve n-bit përmban 2n-1 komperatorë të tensionit
(Figura 12.2.2). Në një hyrje të komparatorit sillet niveli përkatëse të tensionit sipas
karakteristikave të transmetimit të dhënë. Këto tensione formohen nga një ndarës i rezistencave i
lidhur me burimin e tensionit referent. Në këtë mënyrë, fitohet një shkalla e dëshiruar e vlerave
diskrete. Në hyrje të tjera krahasuesi sillet tensioni analog që do të konvertohet.
Figura 12.2.2: Konvertues i drejtpërdrejtë(paralel) A / D me dalje trebitësh.

Tabela kombinuse e shndërruesit të kodit
250
Kaçanik
Në varësi të vlerës së tensionit, daljet e disa komperatorëve do të jenë në një nivel të ulët ndërsa
të tjerët në të larta. Diskretizimi sipas kohës e bënë një sinjal i taktit: vlerat e daljes të komparatorit
251
Kaçanik
regjistrohen periodikisht në flip-flops. stadi i daljes përbëhet nga një koderi me prioritet: kodi i
daljes formohet në bazë të njësheve në daljen e komparatorit në pozicionin më të lartë.
Konvertiteti A / D me përafrim të njëpasnjëshëm kodi i daljes i madhësisë prej n biteve
formohet në hapa n. Parimi i punës tregohet në Figurën 12.2.3. Sinjali i hyrjes mostrohet në fillim
të periodës të konvertimit dhe kjo vlerë mbahet konstante në hyrjen e komparatorit K deri në fund
të ciklit të konvertimit. Konverter përmban një konvertor D / A e cila ka të njëjtën rezolucion si
vetë konvertori A / D. Dalja e konvertuesit D / A është e lidhur me hyrjen e konvertorit tjetër.
Dalja e komperatorit përdoret për të kontrolluar një regjistër të aproksimim suksesiv(SAR-
successive approximation register) që është pjesa qendrore e skemës.
Figurën Parimi i veprimit tregohet në Figurën 4-24. Sinjali i pravouganit gjenerohet duke
krahasuar
sinjal analog dhe rritje lineare e "p.sh. sinjal testerast. Komparatorët e tensionit (shasi EX-ILI)
lejojnë sportelet të punojnë përderisa vlera e sinjalit të testuesit është më e lartë se zero, por ende
nuk ka ndezur tensionin e hyrjes..: Blok skema e Konverter A / D me aproksimim suksesiv
Në fillim të konvertimit, set-ohet biti me peshë më rëndë ((angl.: most significant bit -
MSB)) në regjistër. Sipas kësaj vlere, konvertuesi D / A gjeneron sinjalin analog përkatës, dhe në
bazë të kësaj , krahasuesi i lajmëron regjistruesit nëse sinjali i hyrjes është më i madh ose i
barabartë me vlerën në mesin e shkallës.
Nëse sinjali i hyrjes është më i madh në teh të sinjalit taktit, vlera MSB mbetet të
pandryshuar, ndërsa në rastin e kundërt ajo kthehet dhe në zero. Në të njëjtën kohë, set-ohet vlera
e bitit fqinjë në regjistër. Në periodën tjetër të takt sinjalit përsëri krahasohet vlerën e sinjalit të
hyrjes me daljen e konvertuesit D / A dhe komperatori e e informon regjistrin për justifikimin e
setimit të bitit të dhënë. Nëse set-imi justifikohet, vlera e bitit mbetet njësh, nëse jo, atëherë reset-
ohet. Në fund të periudhës të sinjalit të taktit përsëri në regjistër setohet biti tjetër
Ky procesi vazhdon derisa të përcaktohen të gjitha vlerat e të gjitha biteve. Pastaj në
regjistër ndodhet një kod dixhital që përputhet me sinjalin e hyrjes analoge. Në treg gjithashtu
mund të shiten në një qarqe të integruar që përfshin një konvertues të plotë A / D me aproksimim
suskesivë.
252
Kaçanik
Në grupën e tretë të zgjidhëjes të konverterve A / D përfshijnë zgjidhja me numërimin.

Janë zhvilluar shumë procedura të tilla. Parimi themelor në të gjitha është që të gjenerojë një
impuls drejtkëndor me një kohëzgjatje proporcionale me sinjalin analog të hyrjes. kështu, roli i
numëruesit është të përcaktojë numrin e periodave të takt sinjaleve të gjeneruar gjatë
kohëzgjatjes së pulsit drejtkëndor. Numri i fituar në fund të numërimit është proporcional me
tensionin analog
Parimi i punë tregohet në Figurën 12.2.4. Sinjali katërkëndësh gjenerohet duke krahasuar
sinjal analog dhe rritje lineare e p.sh. sinjal sharrë. Komparatorët e tensionit (qarku EX-OSE)
lejojnë qarkun të punojnë përderisa vlera e sinjalit sharrë është më e lartë se zero, por ende nuk
ka kaluar tensionin e hyrjes.
Figura 12.2.4: Bllok skema e konvertues A / D i cili përdor sinjal sharrë dhe numërues
Disavantazhi i zgjidhjes të treguar është që pos pjerrësia e sinjalit shkallë edhe saktësia e
frekuencës të takt sinjalit ndikon në saktësinë e konvertimit. Pjertësin Sinjali sharrë është e
mundur të "stabilizohet me ndihmën në tensionin referent përkatës, por mund të lindin probleme
shtesë për shkak të zhvendosjes të vlerës së RC që definon sinjalin sharrë.. Ekzistojnë gjithashtu
zgjidhje të tjera me numërues që zbatojnë një sinjal sharrë të përbërë nga segmenti rritës dhe
rënës. Me dihmën e kësaj teknikë mund ti iket ndjeshëmëris si në ndryshimet e anëtarit RC
njashtu dhe në stabilitetin e frekuencës së sinjalit taktik. Është me rëndësi te konvertues A / D
vetëm që vlera e tensionit të referencës të mbahet në një nivel konstant.
12.2..3. Karakteristikat
Procesi i konvertimit të konvertuesve të drejtpërdrejtë A / D është shumë i shkurtër

(zakonisht koha e konvertimit nën 1µs), por kërkon një numër të madh të komponentëve dhe për
këtë çmimi i tyre është i lartë. Kjo zgjidhje aplikohet deri në rezolucionin gjashtë ose tetë bitave
253
Kaçanik
dhe vetëm për konvertimin e sinjaleve që ndryshojnë shpejt (osciloskopi digjital,

telekomunikacion).
Koha mesatare e konvertimit të konvertuesit A / D me aproksimki suksesesiv (përafrim të
njëpasnjëshëm)është disa µs. Rezolucioni i konvertimit zakonisht është tetë bitë ose më e lartë.
Fusha e zbatimit të këtyre qarqeve është më e zakonshme në menaxhimin e proceseve të shpejta.
Me përdorurimin e konvertuesin A / D me sinjal sharrë dhe numërues , është e mundër të
arrihet rezulucion të madh me një çmim të ulët sepse numri i qarqeve të përdorura është relativisht
i vogël. Disavantazhi i këtij lloji është koha e gjatë e konvertimit e cila shpesh është e rendit të
madhësisë së sekondës. Instrumentet digjitale të transmetimit janë gjithmonë përdorin lloje të tilla
të konvertuesve pasi përdoruesi nuk do të ishte në gjendje të lexonte vlerën e matur të një madhësie
të caktuar kur shifrat u ndërruan shpejt. Ky lloj i konvertuesit A / D është përshtatshëm për
digjitalizimin e madhësive fizike që ndryshojnë ngadalë (p.sh. temperatura, niveli i lëngjeve, etj.).
U3 U4
DCD_HEX_DIG_GREEN
DCD_HEX_DIG_GREEN
3
U1
1 11 X8
R1 Vin D0
U2 10 X7
1kΩ 50 % + D1
2.5 V DC 10MOhm 9 X6
Key=A D2 4
- 8 X5
V2 VCC
D3
5V 5.0V 7 X4 2.5V
D4
0 VCC 6 X3
D5
2.5V
5 X2 2.5V
D6 X1
Vref+ 2.5V
D7
2 Vref- 2.5V
SOC EOC 2.5V
V1 ADC 2.5V
2.5V
www.ismaildashi.tk
10kHz 8-Bit AtoD Converter
5V shpejtsia e mostrimit
0
Konvertori i amplitides në koh
254
Kaçanik
255
Kaçanik
Hyrja e numruesit
256
Kaçanik
Qarqet aritmetike -pyetje dhe detyra
Të gjitha krahasimet e bëra nga komparatori bëhen duke përdorur

a) 1 qark
b) 2 qarqe
c) 3 qarqe
d) 4 qarqe
Shikoni përgjigjen
Përgjigje: a
Shpjegim: Sepse, të gjitha daljet krahasohen me njëra-tjetrën , për këtë është e mundur vetëm
duke përdorur 1 qark.
Një që nuk është rezultati i komperatorit binar është
a) a> b
b) a - b
c) a <b
d) a = b
Shikoni përgjigjen
Përgjigje: b
Shpjegim: Në një krahasues dixhital, vetëm 3 dalje janë të mundshme (p.sh. A = B, A> B, A
<B). Pra, b) është opsion i pasaktë
Nëse dy numra nuk janë të barabartë atëherë ndryshorja binar do të jetë

a) 0
b) 1
c) a
d) b
Shikoni përgjigjen
Shpjegim: Në një komperator dixhital, vetëm 3 dalje janë të mundshme (p.sh. A = B, A> B, A
<B). Përveç kësaj, rezultati do të jetë 0.
Sa hyrje janë të nevojshme për një komperator dixhital?

a) 1
b) 2
c) 3
d) 4
Shikoni përgjigjen
Shpjegim: Ka dy hyrje të nevojshme për një komparator dixhital (dmth. A & B).
257
Kaçanik
Në një komparator , nëse marrim hyrjen si A> B atëherë dalja do të jetë

a) 1
b) 0
c) A
d) B
Shikoni përgjigjen
Përgjigje: a
Shpjegim: Nëse A> B, kjo do të thotë se ajo plotëson një nga kushtet midis tre. Prandaj dalja do
të jetë 1.
Cili është një komperator themelor?
a) OSE-eksluzive (XOR)
b)JO OSE-eksluzive ( XNOR)
c) DHE
d) ) JODHE
Shikoni përgjigjen
Shpjegim: Një portë JO OSE-eksluzive ( XNOR) është një komperator bazë, sepse dalja i tij
është "1" vetëm nëse dy bitët e tij të hyrjes janë të barabarta.
Komperatorët përdoren
a) Kujtesa
b) CPU
c) Motherboard
d) Hard drive
Shikoni përgjigjen
Përgjigje: b
Shpjegim: Komperatorët përdoren në njësinë e përpunimit qendror (CPU). Sepse, të gjitha
operacionet aritmetike dhe logjike kryhen në CPU.
një qark që krahason dy numra dhe përcakton madhësinë e tyre quhet

a) Komparatorin e lartësisë
b) krahasuesi i madhësisë
c) Krahasues
d) Komparator i Magnitudës
Shpjegim: Një qark që krahason dy numra dhe përcakton madhësinë e tyre quhet komparator
magnitudë
How many types of digital comparators are?
258
Kaçanik
a) 1
b) 2
c) 3
d) 4
View Answer
Answer: b
Explanation: There are two main types of Digital Comparator available and these are: Identity
Comparator & Magnitude Comparator.
An identify comparator is defined as a digital comparator which has
a) Only one output terminal
b) Two output terminals
c) Three output terminals
d) None of the Mentioned
View Answer
Answer: a
Explanation: An Identity Comparator is a digital comparator that has only one output terminal
for when A = B either “HIGH” A = B = 1 or “LOW” A = B = 0.
Një komparator magnitudë definohet si një komparator dixhital që ka

a) Vetëm një terminal dalës
b) Dy terminale dalëse
c) Tre terminale dalëse
d) Asnjë nga të përmendurat
Shpjegimi: Një Komparator i Magnitudës është një krahasues dixhital i cili ka tre terminale dalje,
një për barazinë,A = B , një për më e madhe se,A> B dhe më më të vogël se A <B.
Qëllimi i një Komparator Digital është

a) Të konverton hyrjen analoge në dixhitale
b) Të krijohen dalje të ndryshme
c) Të mbledh një bashkësi numrash të ndryshëm
d) të krahason një bashkësi variablash ose numra të panjohur
Shpjegimi: Qëllimi i një komparatori dixhital është të krahasojë një bashkësi variablash ose
numra të panjohur, për shembull A (A1, A2, A3, ... .E, etj) kundrejt asaj të një vlere konstante
ose të panjohur si B (B1, B2 , B3, ... Bn, etj) dhe të prodhojë një gjendje dalëse ose indikator
(flag) varësisht nga rezultati i krahasimit.
TTL 74LS85 është një
a) komparator dixhital 1-bit
b) komparator me magnitudë 4-bit
c) krahasues me magnitudë 8-bit
d) komparator me fjalë 8-bit
259
Kaçanik
Shpjegim: TTL 74LS85 është një komparator me magnitudë 4-bit.
Në një pjesë të procesorit përdoren mbledhësat për të llogaritur

a) Adresat
b) Indekset(treguesit) e tabelës
c) Operatorët e rritjes dhe zvogëlimit
d) Të gjitha të përmendurit
Shpjegim: Në një pjesë të procesorit mbledhësit përdoren për llogaritjen e adresave, indekseve të
tabelave, operatorëve të rritjes dhe zvogëlimit dhe operacioneve të ngjashme.
Numri i përgjithshëm i hyrjeve e në një gjysmë mbledhës është
a) 2
b) 3
c) 4
d) 1
Shpjegim: Numri i përgjithshëm i hyrjeve e në një gjysmë mbledhës është. Meqë, një portë OSE-
Eksluzive ( EXOR) ka 2 hyrje dhe barttja është e lidhur me hyrjen e portave OSE-Eksluzive .
In which operation carry is obtained?
a) Subtraction
b) Addition
c) Multiplication
d) Both addition and subtraction
View Answer
Answer: b
Explanation: In addition, carry is obtained. For example: 1 0 1 + 1 1 1 = 1 0 0; in this example
carry is obtained after 1st addition (i.e. 1 + 1 = 1 0).
Në cilin operacion kryhet bartja ?
a) Zbritje
b) mbledhje
c) Shumëzim
d) mbledhje dhe zbritje
Shpjegim: në mbledhje fitohet bartje . Për shembull: 1 0 1 + 1 1 1 = 1 0 0; në këtë shembull,
fitohet mbartja pas mbledhjes të parë (d.m.th. 1 + 1 = 1 0).
Nëse A dhe B janë hyrjet e një gjysmë mbledhësi, shuma jepet me
a) A DHE B
b) A OSE B
c) A OSE EKXLUSICE (A XOR B)
d) A JOOSE EKXLUSICE B (A EXOR B)
c
Shpjegim: Nëse A dhe B janë hyrjet e një gjysmë mbledhësi, shuma jepet me
260
Kaçanik
OSE EKXLUSICE (A XOR B.)
Nëse A dhe B janë hyrjet e një gjysmë mbledhësi, bartja jepet nga
a) A DHE B
b) A OSE B
c) OSE EKXLUSICE B (A XOR B)
d) JOOSE EKXLUSICE B (A EXOR B)
Shpjegim: Nëse A dhe B janë hyrjet e një gjysmë mbledhësi, bartja jepet nga:
A DHE B
Half-adders have a major limitation in that they cannot

a) Accept a carry bit from a present stage
b) Accept a carry bit from a next stage
c) Accept a carry bit from a previous stage
d) None of the Mentioned
View Answer
Answer: c
Explanation: Half-adders have a major limitation in that they cannot accept a carry bit from a
previous stage, meaning that they cannot be chained together to add multi-bit numbers. However,
the two output bits of a half-adder can also represent the result A+B=3 as sum and carry both
being high.
Gjysmë-mbledhësit kanë një kufizim të madh në atë që ata nuk mundet
a) Pranon bitin e bartjes nga një stad pre\ent
b) Pranon bitin e bartjes nga një stad në vazhdim

c) Pranon bitin e bartjes nga një stad i mëparshme
Shikoni përgjigjen
Përgjigje: c
Shpjegim: Gjysmëmbledhit kanë një kufizim të madh në atë që ata nuk mund të Pranojnë bitin
e bartjes nga një stad i mëparshme, që do të thotë se ato nuk mund të lidhen bashku për të
mbledhur numra me shumë bit. Megjithatë, dy bit e prodhimit të një gjysmë-shtesë mund
gjithashtu të përfaqësojë rezultatin A + B = 3 si shumë dhe të mbajnë të dyja janë të larta.
Dallimi në mes së gjysmë mbledhësit dhe mbledhësit të plotë është

a) gjysmë mbledhësit ka dy hyrje, ndersa mbledhësi i plote ka katër hyrje
b) gjysmë mbledhësit ka një hyrje, ndersa mbledhësi i plote ka dy dalje
c) gjysmë mbledhësit ka dy hyrje, ndërsa mbledhësi i plote ka tre hyrje
d) Të gjitha të përmendurit
261
Kaçanik
Shpjegim: gjysmë mbledhësit ka dy hyrje, ndërsa mbledhësi i plote ka tre hyrje; ky është dallimi
në mes tyre.
If A, B and C are the inputs of a full adder then the sum is given by
a) A AND B AND C
b) A OR B AND C
c) A OR B OR C
d) A XOR B XOR C
View Answer
Answer: c
Explanation: If A, B and C are the inputs of a full adder then the sum is given by A OR B OR C.
Nëse A, B dhe C janë hyrjet e një mbledhësi të plotë atëherë shuma jepet me
a) A DHE B DHE C
b) A OSE B DHE C
c) A OSE B OSE C
d) Një XOR B XOR C
Shikoni përgjigjen
Përgjigje: c
Nëse A, B dhe C janë hyrjet e një mbledhësi të plotë atëherë shuma jepet me
A OSE B OSE C.
If A, B and C are the inputs of a full adder then the carry is given by
a) A AND B OR (A OR B) AND C
b) A OR B OR (A AND B) C
c) (A AND B) OR (A AND B)C
d) A XOR B XOR (A XOR B) AND C
View Answer
Answer: a
Explanation: If A, B and C are the inputs of a full adder then the carry is given by A AND B OR
(A OR B) AND C.
Nëse A, B dhe C janë hyrjet e një mbledhësi të plotë atëherë bartja jepet me
a) A DHE B OSE (A OSE B) DHE C
b) A OSE B OSE (A DHE B) C
c) (A DHE B) OSE (A DHE B) C
d) A XOR B XOR (A XOR B) DHE C
Nëse A, B dhe C janë hyrjet e një mbledhësi të plotë atëherë bartja jepet me
A DHE B OSE (A OSE B) DHE C.
How many AND, OR and EXOR gates are required for the configuration of full adder
262
Kaçanik
a) 1, 2, 2
b) 2, 1, 2
c) 3, 1, 2
d) 4, 0, 1
View Answer
Answer: b
Explanation: There are 2 AND, 1 OR and 2 EXOR gates required for the configuration of full
adder.
Sa qarqe DHE, OSE dhe EXOR janë të nevojshme për konfigurimin e mbledhësit të plotë
a) 1, 2, 2
b) 2, 1, 2
c) 3, 1, 2
d) 4, 0, 1
Përgjigje: b
Shpjegim: Janë 2 DHE, 1 OSE dhe 2 dy EXOR të nevojshme për konfigurimin e mbledhësit të
plotë.
Explanation: For subtracting 1 from 0, we use to take a borrow from neighbouring bits because
carry is taken into consideration during addition process.
Për zbritjen 1 nga 0, ne përdorim _______ nga bit fqinj.

a) bartjen
b) Huazimin
c) Nuk është e mundur
Shikoni përgjigjen
Përgjigje: b
Shpjegim: Për zbritjen 1 nga 0, ne përdorim huazim nga një bit fqinj, sepse bartja është marrë në
konsideratë gjatë procesit të mbledhjes.
Sa dalje janë të nevojshme për implementimin e e një zbritësi?

a) 1
b) 2
c) 3
d) 4
Shpjegim: Ka dy dalje të nevojshme për implementimin e një zbritësi . Një për daljen dhe një
tjetër për huazim.
263
Kaçanik
Le të jenë hyrjet e një zbritësi A dhe B atëherë çfarë do të jetë dalja nëse A = B?
a) 0
b) 1
c) A
d) B
Shikoni përgjigjen
Përgjigje: a
Shpjegimi: Dalja për A = B do të jetë 0. Nëse A = B, do të thotë se A = B = 0 ose A = B = 1. Në
të dyja situatat zbritësi jep 0 si dalje.
Le të jetë A dhe B hyrje të një zbritësi atëherë dalja do të jetë

a) A XOR B
b) A DHE B
c) A OSE B
d) A EXNOR B
Shpjegim: Meqë, dalja e një zbritësi jepet me AB '+ BA' dhe kjo është dalja i një porti XOR.
Pra, dalja përfundimtar është AB '+ BA'.
.
Le të jetë A dhe B hyrjet e një zbritësi atëherë huazimi do të jetë
a) A * B '
b) A '* B
c) A OR B
d) A DHE B
Huazimi i një zbritësi mirret përmes portës NAND e të cilit një hyrje është e ivertuar. Në bazë
të kësaj huazimi do të jetë (A '* B).
Njësia aritmetike / logjike kryen veprimet e mëposhtme

A. kontrollon të dhënat për saktësinë
B. bën llogaritjet duke përdorur mbledhëjen, zbritjen, shumëzimin dhe pjestimin
C. bën krahasime logjike, të tilla si të barabarta, më të mëdha se, më të vogla se
D. bën të dyja llogaritjet dhe krahasimet logjike
264
Kaçanik
265

Elektronika Digjitale

Uploaded by

Copyright:

You might also like

Elektronika Digjitale

Uploaded by

Document Information

Original Title

Copyright

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Elektronika Digjitale

Uploaded by

Copyright:

Elektronikë

1. Hyrje në elektronikën digjitale

Një shembull i një sinjali që është

Sinjali dixhital - vetëm dy vlera.

I(A)=log2[1/(0.5)]= ld(2)= 1[Sh], I(F)=ld(1/0.03)=5.06[Sh],…

Entropia- sasia mesatare e informacionit

Provo njohurit per entropin?

Fig () Logjika pozitive dhe negative

Me analizë të qarkut digjital kuptohet përcaktimi i shprehjes logjike në dalje të tij. Me

Sistemi numerik decimal Krahasimi i sistemeve Numerike

Sistemi numerik heksadecimal

B-Komplementi - Komplementi i një numri n- shifror, p, në bazë-B jepet nga:

(B-1)- Komplementi- B komplementi minus 1

decimal -binar –(Metoda e mbetjes) Decimal -heksadecimal –(Metoda e mbetjes)

4.Skema e Hornerit shembull: 1101,0101

Shembull: 1010011 në shënimin binar është (?)10

Pajisjet digjitale përdorin kode të ndryshme binare.

Kodi BCD 8421

649 (10) = 0110 0100 1001(NBCD 8421)

Kodi BCD EXCESS-3

Shembull 1: duke përdorur tabelën 3.1 të kryet shndërrimi:

Tash sipas peshave 8,4,2,1 kemi;

382,7(10) = 0110 1011 0101,1010(EXCESS-3)

0 0000 0000 0011

Fig.1. Paraqitja skematike e formimit të kodit të Gray-it

DECIMAL BINAR KODI I GREJIT

Tabela 3.n Tabela

Për matepër për ASCII

Këto ndarës informativ brenda të dhënave mund të shfrytëzohen në mënyrë arbitrare,

Kodi me kontrollim të paritetit

Biti i paritetit Fjala kodike Shenja

Kodet me mundësi të korrigjimit të gabimit

Kodi i Hamingut përdoret për detektim dhe korrigjim të gabimeve. Ky kod

ku: n – numri i bitëve të fjalës kodike, k – numri i kontrollave të paritetit.

Fjala kodike Heksadecimal oktal Dekadë ASCII P-Bit

LSB-Biti i vlerës më të ulët LSB (Least significant Bit)

Kodet me mundësi të korrigjimit të gabimit

• Kodi i Hamingut përdoret për detektim dhe korrigjim të gabimeve. Ky kod

ku: n – numri i bitëve të fjalës kodike, k – numri i kontrollave të paritetit

Tabela: Superordinate codes

Për secilën tabelë të gjendjeve mund të ndërtohet diagrami përkatës logjik, i

4.2. Operacionet logjike

Disnjukcioni( operacioni OSE)

Fig 4.1 Qarku analog elektrik i qakut logjik “OSE)

Konjukcioni (operacioni “DHE”)

Fig 4.3. Qarku analog elektrik, i qarkut logjik “DHE”

Inverzioni ( operacioni JO)

Fig qarku analog elektrik i qarkut logjik “JO”

Operacioni logjik “JOOSE”

Fig qarku analog elektrik i qarkut logjik “JOOSE”

Operacioni logjik “JODHE”

Operacioni logjik “OSE EKSKLUZIVE”

Operacioni logjik “JOOSE EKSKLUZIVE”

Konjukcioni Disnjukcioni( Inversioni

Y=A.0=0 Y=A+0=A Y=A’ X=(A’)’=A

1)Operacioni DHE shkon para

De Morgan sugjeroi dy teorema që përbëjnë pjesë të rëndësishme të algjebrës Bullit . Ato

2) Komplementi i shumës është Tabela e vërtetësisë

4.5. Ndërtimi i rrjetit logjik

Shembulli 1. Të realizohet rrjeti logjik për funksionin e dhënë:

Fig 4.11. Skema logjike që i përgjigjetfunksionit të Bullit Y=((A'+B)B')'

Skema e thjeshtësuar logjike që i përgjigjet