Machine Translated by Google

[Deepika* và cộng sự, 5(7): Tháng 7 năm 2016] ISSN: 2277-9655

Giá trị IC™: 3,00 Hệ số tác động: 4.116

IJESRT
TẠP CHÍ QUỐC TẾ VỀ KHOA HỌC KỸ THUẬT & NGHIÊN CỨU

CÔNG NGHỆ

NGHIÊN CỨU SO SÁNH VÀ PHÂN TÍCH ĐẦY ĐỦ

Deepika*, Ankur Gupta, Ashwani Panjeta

* (Khoa Điện tử & Truyền thông, Viện Quản lý & Công nghệ Geeta, Ấn Độ)
(Khoa Điện tử & Truyền thông, Viện Quản lý & Công nghệ Geeta, Ấn Độ)
(Điện tử & Truyền thông, NIT Kurukshetra, Ấn Độ)

DOI:

TRỪU TƯỢNG
Trong điện tử, bộ cộng được sử dụng rộng rãi. Hiệu suất của bộ cộng được phân tích bằng cách sử dụng độ trễ trems và mức tiêu thụ điện năng.

Bài báo này trình bày các bộ cộng khác nhau được mô phỏng bằng đồ họa Mentor trong công nghệ 180 nm và quá trình tổng hợp của chúng
bằng sản phẩm trễ nguồn.

TỪ KHÓA: Bộ cộng lai, PMOS, NMOS.

GIỚI THIỆU
Khi thiết kế bộ cộng chúng ta cần tập trung vào các yếu tố như điện năng tiêu thụ, số lượng bóng bán dẫn, độ trễ. Trong thời đại
ngày nay việc tiêu thụ điện năng là yếu tố rất quan trọng. Bộ cộng là một khối xây dựng cơ bản trong thiết kế kỹ thuật số. Do đó,
chúng ta cần tập trung vào hiệu suất của bộ cộng để có thể cải thiện hiệu suất tổng thể của mạch. Bằng cách cải thiện các thông số kỹ
thuật như công suất, số lượng bóng bán dẫn và điện dung của mạch, hiệu suất tổng thể được cải thiện đáng kể. [1,2]. Trong thiết kế
kỹ thuật số, ba cách tiêu tán năng lượng có các vùng sau:
1.Leakage Power: Công suất tiêu tán khi bóng bán dẫn bị cắt.
2. Nguồn điện ngắn mạch: Khi xảy ra đoản mạch giữa điện áp đặt vào và mặt đất.
3. Chuyển đổi nguồn: Do nạp và xả điện dung trong mạch liên tục..

Có 6 phần chương. Chương I đề cập đến kiến thức cơ bản về bộ cộng. Chương thứ hai chứa các phần bổ sung trước đó cùng với ưu
điểm và nhược điểm của chúng. Trong chương ba, bộ cộng có số lượng bóng bán dẫn ít hơn sẽ được giải thích. Trong chương IV và V
thảo luận về cách tiếp cận mới và so sánh với những gì đã có.

THÊM
Để cộng hai số, bộ cộng được sử dụng. Công nghệ lâu đời nhất sử dụng CMOS tĩnh cho bộ cộng như Hình 1. Ưu điểm của nó là thiết kế
dễ dàng, điện áp hoạt động nhỏ và thoải mái khi thay đổi kích thước bóng bán dẫn [3]. CMOS tĩnh sử dụng cùng số lượng NMOS và PMOS,
do đó yêu cầu về diện tích sẽ tăng lên. Logic domino bù này đã được sử dụng [4].
Mạch động khi thiết kế với mạch tĩnh thì logic gọi là cổng Domino [5] như trên Hình 2. Các mạch này nhanh hơn và tiêu thụ ít điện
năng hơn nhưng không được sử dụng cho các mạch đa cấp [6].

Hình 1: Mạch cộng CMOS tĩnh.

http://www.ijesrt.com © Tạp chí Quốc tế Khoa học Kỹ thuật & Nghiên cứu Công nghệ

[1011]
Machine Translated by Google

[Deepika* và cộng sự, 5(7): Tháng 7 năm 2016] ISSN: 2277-9655

Giá trị IC™: 3,00 Hệ số tác động: 4.116

Hình 2: Bộ cộng đầy đủ của Domino Logic.

ÍT TRANSISTOR LOẠI ĐẾM ĐẦY ĐỦ

Chủ yếu có hai bóng bán dẫn trong họ này là 10T và 14T. Chúng yêu cầu số lượng bóng bán dẫn ít hơn Hình 3 [5]. Nhưng họ
gặp phải vấn đề sụt giảm điện áp ngưỡng.

Hình 3:10 Mạch cộng T.

Hình 4: Mạch cộng 14 T.

Một bộ cộng đầy đủ loại bóng bán dẫn ít hơn khác là 14 T, nó chỉ yêu cầu 14 bóng bán dẫn. Chúng tạo ra chức năng XOR/
XNOR cùng một lúc, do đó độ trễ giảm và sản phẩm độ trễ nguồn trở nên ít hơn.

http://www.ijesrt.com © Tạp chí Quốc tế Khoa học Kỹ thuật & Nghiên cứu Công nghệ

[1012]
Machine Translated by Google

[Deepika* và cộng sự, 5(7): Tháng 7 năm 2016] ISSN: 2277-9655

Giá trị IC™: 3,00 BỘ ĐỔI
Hệ số tác động: 4.116
HYBRID VÀ SO SÁNH Hình 5 chỉ ra mô-đun 1[8]. Sự cố chính xảy ra

do sụt áp ngưỡng và do chuyển từ 01 t0 00.

Hình 5: Mô-đun 1 của mạch cộng.

Hình 6: Mạch mô-đun 1 đã được sửa đổi.

Đáp ứng công suất thấp của mạch này là không tốt. Do đó, để cải thiện vấn đề sụt áp ngưỡng này, bây giờ chúng ta sẽ sử dụng hai
bóng bán dẫn tức là PMOS và NMOS mắc nối tiếp như trong hình 6, nó được gọi là mô-đun sửa đổi 1. Chúng sẽ giải quyết vấn đề
chuyển đổi từ 01 sang 00. Bằng cách thực hiện đầy đủ điện áp sẽ được cung cấp ở đầu ra. Do đó, năng lượng tiêu hao ít hơn,
trong mô-đun 2 chứa bộ ghép kênh để chọn tổng hoặc mang đầu ra tương ứng trong Hình 7 và 8. Các kết quả và hiệu suất được đưa
ra và so sánh.

Hình 7: Mô-đun 2 cho mạch cộng.

http://www.ijesrt.com © Tạp chí Quốc tế Khoa học Kỹ thuật & Nghiên cứu Công nghệ

[1013]
Machine Translated by Google

[Deepika* và cộng sự, 5(7): Tháng 7 năm 2016] ISSN: 2277-9655

Giá trị IC™: 3,00 Hệ số tác động: 4.116

Hình 8: Mô-đun 3 cho mạch cộng.

Bằng cách sử dụng đầu ra mang theo bộ ghép kênh ở mô-đun 3 [10]. Kết hợp cả ba mô-đun của bộ cộng như trong Hình 9.

Hình 9: Bộ cộng đầy đủ lai đã được sửa đổi.

Bảng 1: Phân tích các bộ cộng hiện có

http://www.ijesrt.com © Tạp chí Quốc tế Khoa học Kỹ thuật & Nghiên cứu Công nghệ

[1014]
Machine Translated by Google

[Deepika* và cộng sự, 5(7): Tháng 7 năm 2016] ISSN: 2277-9655

Giá trị IC™: 3,00 Hệ số tác động: 4.116

Hình 10: Dạng sóng đầu ra mô tả độ trễ.

Hình 11: Bộ cộng đầy đủ lai đã được sửa đổi.

KẾT LUẬN

Bộ cộng được sử dụng rộng rãi nhất trong VLSI công suất thấp, bộ vi điều khiển, v.v. Nghiên cứu đầy đủ về tất cả các bộ cộng trước đó
và bộ cộng lai mới được thực hiện trong bài báo này cũng từ kết quả thu được, rõ ràng là bộ cộng được thiết kế mới tiêu thụ ít điện
năng hơn và do đó khả năng lai mới hiệu quả hơn bộ cộng tốt hơn. Đối với các ứng dụng cần ít sản phẩm có độ trễ điện hơn, bộ cộng
được thiết kế mới của chúng tôi hiệu quả hơn và có thể được sử dụng.

http://www.ijesrt.com © Tạp chí Quốc tế Khoa học Kỹ thuật & Nghiên cứu Công nghệ

[1015]
Machine Translated by Google

[Deepika* và cộng sự, 5(7): Tháng 7 năm 2016] ISSN: 2277-9655

Giá trị IC™: 3,00 Hệ số tác động: 4.116
TÀI LIỆU THAM KHẢO
[1] SF Frutaci, M. Lanuzza, P. Zicari S. Perri, P. Corsonello “ Động lực phân chia đường dẫn công suất thấp

Logic” được xuất bản trên IET Circuit Devices & Systems ngày 20 tháng 4 năm 2009

[2] Jin-Fa Lin, Yin-Tsung Hwang, Ming-HwaSheu, “Một loại bóng bán dẫn 10 bóng bán dẫn tốc độ cao và tiết kiệm năng lượng mới

thiết kế bộ cộng” Giao dịch IEEE trên mạch và hệ thống Vol. 54 số 5, tháng 5 năm 2007.

[3] M. Alioto và G. Palumbo, “Phân tích và so sánh về khối bộ cộng đầy đủ trong công nghệ submicron,” IEEE

Dịch. Hệ thống quy mô rất lớn (VLSI), tập. 10, không. 6, trang 806–823, tháng 12 năm 2002

[4] Mark Vesterbacka “Bộ cộng đầy đủ cmos 14 bóng bán dẫn với các nút xoay điện áp đầy đủ” Proc. Int. Triệu chứng. Trên mạch

và hệ thống, Tập. 1, tr-49-52,1999.

[5] Amir Ali Khatibzadeh, KaamranRaahemifar, “Một nghiên cứu và so sánh các tế bào cộng đầy đủ dựa trên logic CMOS tĩnh tiêu chuẩn” Kỷ yếu của

Hội nghị chuyên đề quốc tế về Thiết kế năng lượng thấp, 2004.

[6] R. Rafati, SM fakhraie, KC Smith, “Logic động điều khiển dữ liệu năng lượng thấp” IEEE International

Hội nghị chuyên đề về mạch và hệ thống, ngày 28-31 tháng 5 năm 2000.

[7] D. Radhakrishnan, “Bộ cộng đầy đủ CMOS công suất thấp điện áp thấp,” Proc. Mạch, thiết bị và hệ thống của IEEE,

tập. 148, không. 1, trang 19–24, tháng 2 năm 2001..

[8] Amir Ali Khatibzadeh, KaamranRaahemifar, “Một nghiên cứu và so sánh các tế bào cộng đầy đủ dựa trên logic CMOS tĩnh tiêu chuẩn” Kỷ yếu của

Hội nghị chuyên đề quốc tế về Thiết kế năng lượng thấp, 2004.

[9] G. Sathaiyabama, Raja Shailaja, “Một cuộc khảo sát về Bộ bổ sung đầy đủ tốc độ cao công suất thấp”, tập 2 số 9, tháng 9 năm 2012.

[10]N.Weste và K. Eshraghian, Nguyên tắc thiết kế CMOS VLSI, Quan điểm hệ thống. Reading, MA: Addison-Wesley, 2011.

http://www.ijesrt.com © Tạp chí Quốc tế Khoa học Kỹ thuật & Nghiên cứu Công nghệ

[1016]