ELE116. KY THUAT DIEN TU. 1st, 2016

BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ TP.HCM
KỸ THUẬT ĐIỆN TỬ
Biên soạn: Ths. Nguyễn Thị Ngọc Anh
Ths. Võ Thị Bích Ngọc

KỸ THUẬT ĐIỆN TỬ
Ấn bản 2016
MỤC LỤC I
MỤC LỤC
MỤC LỤC...................................................................................................................I
HƯỚNG DẪN..........................................................................................................VII
BÀI 1: DIODE BÁN DẪN...............................................................................................1
1.1 ĐẠI CƯƠNG VỀ CHẤT BÁN DẪN...........................................................................1
1.1.1 Chất bán dẫn thuần........................................................................................1
1.1.2 Chất bán dẫn tạp............................................................................................2
1.1.3 Chuyển động trôi và khuyếch tán của hạt dẫn.....................................................4
1.2 DIODE CHỈNH LƯU.............................................................................................4
1.2.1 Cấu tạo.........................................................................................................4
1.2.2 Phân cực diode...............................................................................................5
1.2.3 Đặc tuyến Volt-Ampere của diode.....................................................................6
1.2.4 Các thông số kỹ thuật của diode.......................................................................8
1.2.5 Ảnh hưởng của nhiệt độ lên diode.....................................................................8
1.3 ỨNG DỤNG CỦA DIODE.......................................................................................9
1.3.1 Mạch chỉnh lưu điện áp....................................................................................9
1.3.2 Chỉnh lưu bán kỳ (Half wave rectifier)................................................................9
1.3.3 Chỉnh lưu toàn kỳ (Full wave rectifier)..............................................................10
1.3.4 Mạch lọc......................................................................................................12
1.4 MẠCH NGUỒN ỔN ÁP........................................................................................16
1.4.1 Sơ đồ khối của mạch nguồn ổn áp...................................................................16
1.4.2 IC ổn áp 78xx, 79xx......................................................................................16
1.4.3 IC ổn áp điều chỉnh được LM 317.....................................................................18
1.5 MẠCH NHÂN ĐIỆN ÁP.......................................................................................19
1.5.1 Mạch nhân đôi điện áp (Voltage doubler)..........................................................19
1.5.2 Mạch nhân ba điện áp (Voltage Tripler)............................................................19
1.5.3 Mạch nhân bốn điện áp (Voltage Quardrupler)...................................................20
1.6 DIODE ZENER (DIODE ỔN ÁP)..........................................................................20
1.6.1 Nguyên lý hoạt động.....................................................................................20
1.6.2 Đặc tuyến Volt- Ampere.................................................................................21
1.6.3 Mạch ổn áp dùng diode Zener.........................................................................22
1.7 DIODE PHÁT QUANG (LED)- LCD......................................................................28
1.7.1 Diode phát quang LED (Light emitting diode)....................................................28
1.7.2 LED 7 đoạn..................................................................................................29
1.7.3 Ma Trận Led.................................................................................................29
1.7.4 Bộ hiển thị tinh thể lỏng (Liquid-Crystal Displays-LCD).......................................30
1.8 CÁC LINH KIỆN HAI CHÂN KHÁC......................................................................33
1.8.1 Photodiodes (Diode thu quang).......................................................................33
II MỤC LỤC
1.8.2 Tế bào quang điện (Photo cell)........................................................................34

TÓM TẮT.................................................................................................................36
BÀI TẬP..................................................................................................................37
BÀI 2: TRANSISTOR LƯỠNG CỰC- BJT (BIPOLAR JUNCTION TRANSISTOR)..............43
2.1 CẤU TẠO BJT....................................................................................................43
2.2 DÒNG CHẢY TRONG BJT...................................................................................44
2.3 KHUẾCH ĐẠI DÒNG TRONG BJT........................................................................45
2.4 ĐẶC TUYẾN VOLT-AMPERE CỦA BJT..................................................................46
2.4.1 Đặc tuyến ngõ vào IB = f(VBE)..........................................................................47
2.4.2 Đặc tuyến ngõ ra IC = f(VCE)..........................................................................47
2.4.3 Đặc tuyến truyền dẫn IC = f(VBE).....................................................................48
2.5 YÊU CẦU ỔN ĐỊNH ĐIỂM LÀM VIỆC...................................................................48
2.6 PHÂN CỰC BJT..................................................................................................50
2.6.1 Phân cực định dòng IB....................................................................................50
2.6.2 Phân cực định dòng Ib, có thêm Re..................................................................51
2.6.3 Phân cực nhờ hồi tiếp từ collector....................................................................52
2.6.4 Phân cực kiểu phân áp (độc lập )...................................................................52
2.7 BJT HOẠT ĐỘNG NHƯ CÔNG TẮC......................................................................55
TÓM TẮT.................................................................................................................57
BÀI TẬP..................................................................................................................58
BÀI 3: TRANSISTOR HIỆU ỨNG TRƯỜNG FET (FIELD EFFECT TRANSISTOR)..............61
3.1 ĐẠI CƯƠNG......................................................................................................61
3.2 FET...................................................................................................................62
3.2.1 Cấu tạo.......................................................................................................62
3.2.2 Đặc tuyến kỹ thuật của FET............................................................................63
3.2.3 Đặc tuyến truyền đạt: ID = f (VGS)...................................................................65
3.2.4 Đặc tuyến ngõ ra của Fet: ID = f (VDS)..............................................................66
3.2.5 Các tham số của FET.....................................................................................66
3.3 MOSFET: (TRANSISTOR TRƯỜNG CÓ CỰC CỬA CÁCH LY)..................................67
3.3.1 MOSFET kênh liên tục....................................................................................67
3.3.2 MOSFET kênh gián đoạn................................................................................70
3.3.3 Các thông số cần quan tâm khi sử dụng MOSFET...............................................71
3.4 PHÂN CỰC BẰNG ĐỒ THỊ..................................................................................71
3.4.1 Phân cực cố định...........................................................................................72
3.4.2 Phân cực kiểu tự phân cực..............................................................................74
3.4.3 Phân cực kiểu cầu phân áp.............................................................................75
3.4.4 Phân cực kiểu hồi tiếp....................................................................................77
TÓM TẮT.................................................................................................................79
BÀI TẬP..................................................................................................................81
BÀI 4: MẠCH KHUẾCH ĐẠI THUẬT TOÁN(OP-AMP)....................................................82
4.1 TỔNG QUÁT......................................................................................................82
MỤC LỤC III
4.2 SƠ ĐỒ KHỐI CỦA OP-AMP................................................................................83

4.3 KÝ HIỆU...........................................................................................................83
4.4 CÁC THÔNG SỐ KỸ THUẬT CỦA OP-AMP............................................................85
4.5 ỨNG DỤNG CỦA OP- AMP..................................................................................86
4.5.1 Mạch so sánh...............................................................................................86
4.5.2 Mạch khuếch đại dùng Opamp........................................................................87
4.5.3 Mạch thực hiện các phép toán dùng Opamp......................................................88
TÓM TẮT.................................................................................................................90
BÀI TẬP..................................................................................................................93
BÀI 5: LINH KIỆN NHIỀU MỐI NỐI … (PNPN OTHER DEVICES AND APPLICATIONS) 95
5.1 KHÁI NIỆM VÙNG ĐIỆN TRỞ ÂM.......................................................................95
5.2 SILICON-CONTROLLED RECTIFIER (SCR).........................................................96
5.2.1 Cấu tạo.......................................................................................................96
5.2.2 Nguyên lý hoạt động.....................................................................................97
5.2.3 Các thông số kỹ thuật của SCR:......................................................................99
5.2.4 SCR hoạt động ở điện thế xoay chiều.............................................................101
5.2.5 Vài ứng dụng đơn giản.................................................................................102
5.3 SCS (SILICON – CONTROLLED SWITCH).........................................................103
5.4 DIODE AC SEMICONDUCTOR SWITCH (DIAC).................................................104
5.4.1 Cấu tạo......................................................................................................104
5.4.2 Nguyên lý hoạt động....................................................................................105
5.4.3 Mạch ứng dụng...........................................................................................106
5.5 TRIOD AC SEMICONDUCTOR SWITCH (TRIAC)...............................................106
5.5.1 Cấu tạo......................................................................................................106
5.5.2 Nguyên lý hoạt động:..................................................................................107
5.5.3 Đặc tính.....................................................................................................108
5.5.4 Các cách kích Triac......................................................................................109
5.5.5 Mạch ứng dụng Triac...................................................................................110
5.6 GTO (GATE TURN-OFF SWITCH).....................................................................110
5.7 TRANSISTOR QUANG (PHOTOTRANSISTORS)................................................111
5.8 BỘ NGẪU HỢP QUANG ĐIỆN (OPTO-ISOLATORS) HAY OPTRON, OPTOCOUPLE
..................................................................................................................................113
TÓM TẮT...............................................................................................................116
BÀI TẬP................................................................................................................117
BÀI 6: MẠCH SỐ.......................................................................................................118
6.1 TỔNG QUAN VỀ HỆ THỐNG SỐ ĐẾM................................................................118
6.1.1 Cơ số - chuyển đổi cơ số..............................................................................118
6.1.2 Các bộ mã hóa thông dụng...........................................................................132
6.2 ĐẠI SỐ BOOLEAN...........................................................................................136
6.2.1 Khái niệm về logic hai trạng thái...................................................................136
6.2.2 Bảng sự thật...............................................................................................137
IV MỤC LỤC
6.2.3 CÁC PHÉP TOÁN CƠ BẢN..............................................................................138

6.2.4 CÁC CỔNG LOGIC:......................................................................................141
6.2.5 Các định lý cơ bản của đại số Boolean............................................................143
6.2.6 CÁC PHÉP BIẾN ĐỔI TRÊN CỔNG NAND VÀ NOR..............................................144
6.3 CÁC PHƯƠNG PHÁP BIỂU DIỄN HÀM BOOLE...................................................146
6.3.1 Phương pháp biểu diễn thành bảng:...............................................................146
6.3.2 Phương pháp biểu thức đại số:......................................................................147
6.3.3 Phương pháp biểu diễn bằng bìa Karnaugh......................................................148
6.4 CÁC HỌ VI MẠCH SỐ: TTL VÀ CMOS................................................................152
6.4.1 Tổng quan..................................................................................................152
6.4.2 Các đặc trưng của các vi mạch số..................................................................152
6.4.3 Họ TTL (TRANSISTOR-TRANSISTOR LOGIC)....................................................155
6.4.4 MẠCH LOGIC MOS.......................................................................................160
6.4.5 Một số cổng................................................................................................164
TÓM TẮT...............................................................................................................165
BÀI TẬP................................................................................................................167
BÀI 7: HỆ TỔ HỢP....................................................................................................171
7.1 GIỚI THIỆU....................................................................................................172
7.2 CÁCH THIẾT KẾ MẠCH LOGIC TỔ HỢP.............................................................172
7.3 TRƯỜNG HỢP KHÔNG XÁC ĐỊNH (DON’T CARE).............................................174
7.4 RÚT GỌN HÀM BOOLE BẰNG BÌA KARNAUGH..................................................175
7.4.1 Các bước thực hiện:.....................................................................................175
7.4.2 Tích cực tiểu 2 ô kế cận:..............................................................................175
7.5 BỘ GIẢI MÃ....................................................................................................178
7.6 BỘ MÃ HÓA.....................................................................................................185
7.7 BỘ SO SÁNH...................................................................................................190
7.7.1Mạch so sánh hai số 1 bit..............................................................................190
7.7.2 Mạch so sánh hai số 1 bit có ngõ vào điều khiển..............................................191
7.7.3 Mạch so sánh hai số n bit.............................................................................192
7.8 BỘ CHỌN KÊNH – PHÂN KÊNH........................................................................193
7.8.1 Bộ chọn kênh.............................................................................................193
7.8.2 MẠCH PHÂN KÊNH (DEMULTIPLEXERS)..........................................................198
TÓM TẮT...............................................................................................................201
BÀI TẬP................................................................................................................203
BÀI 8: HỆ TUẦN TỰ..................................................................................................206
8.1 TỔNG QUAN....................................................................................................206
8.2 MẠCH DAO ĐỘNG............................................................................................208
8.2.1 Khái niệm..................................................................................................208
8.2.2 Dao động đa hài bất ổn................................................................................208
MỤC LỤC V
8.2.3 Dao động đơn ổn (một trạng thái bền)...........................................................208

8.2.4 Dao động dùng IC555:.................................................................................209
8.3 CÁC PHẦN TỬ HAI TRẠNG THÁI BỀN...............................................................216
8.3.1 Mạch đảo...................................................................................................216
8.3.2 Mạch Hai Trạng Thái Bền..............................................................................217
8.4 FLIPFLOP........................................................................................................218
8.4.1 LATCH (chốt) dùng Cổng NOR.......................................................................218
8.4.2 LATCH (chốt) dùng Cổng NAND.....................................................................220
8.5 XUNG CK VÀ FLIPFLOP DÙNG XUNG CK..........................................................221
8.5.1 Xung đồng hồ (CK)......................................................................................221
8.5.2 Clock RS – FlipFlop......................................................................................222
8.5.3 Clock JK – FlipFlop.......................................................................................223
8.5.4 D– FlipFlop.................................................................................................224
8.5.5 T– FlipFlop.................................................................................................224
8.5.6 Các ngõ vào không đồng bộ..........................................................................225
8.6 CÁC ỨNG DỤNG CỦA FLIPFLOP.......................................................................226
8.6.1 Đồng bộ hóa dùng FF...................................................................................226
8.6.2 Mạch phát hiện một chuỗi ngõ vào tuần tự......................................................226
8.6.3 Thanh ghi dịch............................................................................................227
8.6.4 Bộ chia tần số.............................................................................................229
8.7 MẠCH ĐẾM......................................................................................................231
8.7.1 Mạch đếm không đồng bộ.............................................................................232
8.7.2 Mạch đếm đồng bộ......................................................................................247
8.7.3 Ứng dụng bộ đếm........................................................................................252
TÓM TẮT...............................................................................................................255
BÀI TẬP................................................................................................................257
BÀI 9: BỘ NHỚ BÁN DẪN.........................................................................................258
9.1 KHÁI NIỆM CHUNG.........................................................................................258
9.2 CÁC THUẬT NGỮ LIÊN QUAN ĐẾN BỘ NHỚ.....................................................260
9.3 ĐẠI CƯƠNG VỀ HOẠT ĐỘNG CỦA BỘ NHỚ......................................................262
9.4 ROM (READ-ONLY MEMORY)..........................................................................265
9.4.1 Sơ đồ khối của ROM:...................................................................................265
9.4.2 Hoạt động đọc:...........................................................................................266
9.5 CẤU TRÚC CỦA ROM.......................................................................................267
9.5.1 Mảng các thanh ghi.....................................................................................268
9.5.2 Bộ giải mã địa chỉ........................................................................................268
9.5.3 Bộ đệm ngõ ra............................................................................................269
9.6 ĐẶC TÍNH THỜI GIAN CỦA ROM.....................................................................269
9.7 CÁC LOẠI ROM................................................................................................270
9.7.1 ROM mặt nạ (Mask Programmed ROM, MROM)................................................270
9.7.2 Programmable ROM (PROM):........................................................................272
VI MỤC LỤC
9.7.3 Erasable Programmable ROM (EPROM)...........................................................272

9.7.4 Electrically Erasable PROM (EEPROM):............................................................274
9.7.5 FLASH ROM................................................................................................275
9.8 ỨNG DỤNG CỦA ROM......................................................................................275
9.9 RAM BÁN DẪN................................................................................................276
9.9.1 Hoạt động đọc (Read Operation)...................................................................277
9.9.2 Hoạt động ghi (Write Operation)....................................................................277
9.9.3 Chip select (chọn vi mạch)...........................................................................278
9.9.4 Ngõ vào và ra chung (Common Input/Output).................................................278
9.10 RAM TĨNH (SRAM)........................................................................................279
9.11 RAM ĐỘNG (DRAM)......................................................................................281
9.11.1 Cấu trúc và hoạt động của DRAM:................................................................281
9.11.2 Làm tươi DRAM.........................................................................................284
TÓM TẮT...............................................................................................................286
BÀI TẬP................................................................................................................287
TÀI LIỆU THAM KHẢO...........................................................................................288
MỤC LỤC VII
HƯỚNG DẪN
MÔ TẢ MÔN HỌC
Hiện nay tất cả các ngành đều có liên quan đến điện, và các thiết bị điện. Không
chỉ vậy điện – điện tử còn là phương tiện kỹ thuật sắc bén để thúc đẩy sự phát triển
của các ngành nghề khác. Chính vì vậy môn Kỹ Thuật Điện Tử được coi là môn không
thể thiếu trong quá trình đào tạo sinh viên ngoài ngành điện tử như ngành: Điện
Công Nghiệp, Cơ Khí, Tự động hóa, Công nghệ thông tin…
Các tác giả biên soạn giáo trình Kỹ Thuật Điện Tửvới mong muốn được góp một
phần nhỏ đến các bạn sinh viên ngành kỹ thuật trong quá trình học tập rèn luyện cho
sự nghiệp tương lai của mình, nên giáo trình được trình bày khá chi tiết, giúp sinh
viên chủ động sáng tạo trong học tập, phù hợp với phương pháp giảng dạy theo
chương trình tín chỉ.
Môn Kỹ Thuật Điện tử gồm 2 phần chính là mạch tương tự và mạch số. Môn học
cung cấp cho sinh viên các kiến thức về nguyên lý hoạt động, đặc tính kỹ thuật và
ứng dụng của: Diode bán dẫn, mạch nguồn ổn áp, transistor lưỡng cực (BJT),
transistor hiệu ứng trường (FET), vi mạch khuếch đại thuật toán Opamp, các linh kiện
nhiều mối nối pnpn. Hệ thống số đếm, các bộ mã hóa thông dụng, các cổng logic, hệ
tổ hợp, hệ tuần tự, bộ nhớ bán dẫn…
NỘI DUNG MÔN HỌC

Nội dung môn học gồm các bài sau:
- BÀI 1: DIODE BÁN DẪN (SEMICONDUCTOR DIODES). Bài này trình bày
nguyên lý hoạt động của diode bán dẫn, và các ứng dụng điển hình của diode như:
mạch chỉnh lưu, mạch ổn áp dùng diode zener, và sử dụng vi mạch (IC LM78xx,
79xx), mạch nguồn điểu chỉnh được dùng IC LM317 và 723, mạch nhân áp. Ngoài
ra còn giới thiệu các linh kiện 2 chân khác như: diode phát quang, ma trận Led,
Liquid-Crystal Displays (LCD), photodiodes, IR Emitters, Solar Cells …
VIII MỤC LỤC
- BÀI 2: TRANSISTOR LƯỠNG CỰC BJT (BIPOLAR JUNCTION

TRANSISTORS). Trong bài trình bày cấu tạo, nguyên lý hoạt động của transistor
lưỡng cực loại NPN, PNP. Đặc tuyến Volt- ampre và các thông số kỹ thuật của BJT.
Các mạch phân cực và điều khiển dùng BJT: sử dụng BJT như công tắc điện tử, sử
dụng chuyển mạch BJT cùng các cảm biến.
- BÀI 3: TRANSISTOR HIỆU ỨNG TRƯỜNG FET (FIELD-EFFECT

TRANSISTOR). Trong bài trình bày cấu tạo, hoạt động của JFET, MOSFET and
IGFET. Đặc tuyến Volt-ampr, và các thông số đặc trưng của linh kiện. Đặc tính tần
số, tốc độ và ứng dụng.
- BÀI 4: MẠCH KHUẾCH ĐẠI THUẬT TOÁN OPAMP (OPERATIONS

AMPLIFIERS- Opamp).Bài này đề cập đến khái niệm về vi mạch (IC), Các thông
số kỹ thuật của Opamp.Mạch khuếch đại thuật toán dùng Opamp và ứng dụng cơ
bản như: Mạch so sánh, mạch khuếch đại đảo và không đảo, mạch đệm, mạch
cộng, trừ …
- BÀI 5: LINH KIỆN NHIỀU MỐI NỐI PNPN VÀ ỨNG DỤNG (Pnpn
OTHER DEVICESAND APPLICATIONS). Bài này trình bày cấu tạo, hoạt
động của các linh kiện như: SCR, SCS, DIAC, TRIAC, GTO, Transistor quang, Bộ
ngẫu hợp quang điện(Opto-Isolators).
- BÀI 6: MẠCH SỐ. Bài này trình bày tổng quan về hệ thống số đếm, các bộ mã
hóa hệ mười thông dụng, đại số Boolean và các phương pháp biểu diễn hàm logic.
Các cổng logic và cách thực hiện hàm Boolean dùng cổng logic; Các họ vi mạch
số:TTL, MOS, CMOS,…
- BÀI 7: HỆ TỔ HỢP (COMBINATIONAL CIRCUITS).Bài này trình bày tổng

quan về mạch tổ hợp, phương pháp thiết kế hệ tổ hợp. Ngoài ra, bài này còn trình
bày về khái niệm và ứng dụng của các mạch giải mã, mạch mã hóa, mạch so sánh
độ lớn, mạch chọn kênh và mạch phân kênh thông qua các ứng dụng.
- BÀI 8:HỆ TUẦN TỰ (SEQUENCIAL CIRCUITS). Bài này trình bày khái
niệm về dao động, các mạch tạo dao động đa hài dùng vi mạch chuyên dụng ;Các
loại Flipflop: RS FF, JK FF, D FF, T FF và ứng dụng. Bộ đếm và thanh ghi dịch;
Phân tích nguyên lý hoạt động của mạch chia tần số và đồng hồ số.
MỤC LỤC IX
- BÀI 9:BỘ NHỚ (MEMORIES). Bài này trình bày vềkhái niệm và cấu trúc bộ
nhớ bán dẫn gồm: cấu trúc bus địa chỉ, dữ liệu; và các loại bộ nhớ bán dẫn như:
ROM, PROM, EPROM, flash ROM, bộ nhớ bay hơi ( Volatiles Memories) và RAM,
SRAM, DRAM…
KIẾN THỨC TIỀN ĐỀ

Để học môn này sinh viên phải có nền tảng về Vật lý điện- từ, họ các linh kiện thụ
động R, L, C.
YÊU CẦU MÔN HỌC

Sinh viên phải dự học đầy đủ các buổi lên lớp và làm bài tập đầy đủ ở nhà.
CÁCH TIẾP NHẬN NỘI DUNG MÔN HỌC

Để học tốt môn này, sinh viên cần đọc trước bài giảng trước khi đến lớp và tra cứu
thông tin liên quan đến nội dung bài học. Sau khi học xong, sinh viên cần tóm tắt bài
học, ôn tập các nội dung đã học, trả lời các câu hỏi và làm đầy đủ bài tập.
PHƯƠNG PHÁP ĐÁNH GIÁ MÔN HỌC

Môn học được đánh giá gồm:
- Điểm quá trình: 30%. Hình thức và nội dung do Giảng viên quyết định, phù hợp
với quy chế đào tạo và tình hình thực tế tại nơi tổ chức học tập.
- Điểm thi: 70%. Hình thức bài thi tự luận trong 90 phút. Nội dung gồm các bài tập.
BÀI 1: DIODE BÁN DẪN 1
BÀI 1: DIODE BÁN DẪN
Sau khi học xong bài này, sinh viên có thể:
- Nắm vững nguyên lý hoạt động của diode bán dẫn.
- Xác định được vai trò và trạng thái phân cực của diode trong các mạch điện tử.
- Hiểu và tính toán thiết kế cho các mạch chỉnh lưu, mạch ổn áp dùng diode zener,
mạch nguồn ổn áp dùng vi mạch LM78XX, LM 79XX, …
- Ngoài ra còn nắm vững nguyên lý hoạt động của các các linh kiện 2 chân khác
như: diode phát quang, ma trận Led, Liquid-Crystal Displays (LCD), photodiodes,
IR Emitters, Solar Cells …
1.1 ĐẠI CƯƠNG VỀ CHẤT BÁN DẪN

1.1.1 Chất bán dẫn thuần
Chất bán dẫn tiêu biểu là Ge và Si, các chất này thuộc nhóm IVa trong bảng tuần
hoàn Mendeleev. Si và Ge có 4 điện tử
ngoài cùng, nên các điện tử này sẽ liên
kết với 4 điện tử ngoài cùng của 4
nguyên tử kế cận theo kiểu liên kết đồng
hóa trị bền vững. Do đó các điện tử khó
tách khỏi nguyên tử trở thành điện tử tự
do.
Tuy nhiên cũng có khả năng khi các

electron nhận được một năng lượng lớn,
một số liên kết bị phá vỡ, một vài điện tử Hình 1.1: Chất bán dẫn thuần
thoát ly khỏi nguyên tử thành điện tử tự

do(Free electron).
2 BÀI 1: DIODE BÁN DẪN
Theo hình vẽ 1.1, nguyên tử mất điện tử (electron)sẽ mang điện tích dương hay
gọi là lỗ trống (Hole), điện tử thứ hai chạy đến chiếm chỗ trống này và để lại lỗ trống
2, lỗ trống 2 này sẽ được điện tử 3 chạy đến chiếm chỗ,....Hiện tượng xảy ra trong
toàn mạng tinh thể, ta thấy kết qủa mật độ electron bằng mật độ lỗ trống.
Vậy: Chất bán dẫn có mật độ

electron bằng mật độ lỗ trống,
được gọi là chất bán dẫn thuần.
Nếu đưa điện thế Vcc vào chất

bán dẫn như hình 1.2, thì điện
thế sẽ kéo các hạt dẫn di chuyển
tạo thành dòng điện. Tuy nhiên
do số lượng điện tử– lỗ trống tự
Vcc
do ít, nên dòng chất bán dẫn
Hình 1.2: Sự dẫn điện của chất bán dẫn thuần
thuần dẫn điện yếu.
1.1.2 Chất bán dẫn tạp

Ở chất bán dẫn thuần số lượng điện tử – lỗ trống tự do ít nên khả năng dẫn điện
yếu, do đó để phá vỡ liên kết bền vững này ta pha vào chất bán dẫn tinh khiết 1 ít
chất lạ thuộc nhóm III hoặc V, phương thức sử dụng là khuyếch tán ở nhiệt độ cao.
1.1.2.1 Chất bán dẫn tạp loại N (Negative)
Nếu pha vào chất bán dẫn Si (Ge) tinh

khiết một lượng rất ít tạp chất thuộc nhóm
V trong bảng tuần hoàn (Ví dụ: Altimony
(Sb), Asen (As), Photpho (P)....) với cấu
tạo nguyên tử có 5 điện tử ngoài cùng, thì
các nguyên tử này sẽ liên kết hoá trị với 4
nguyên tử của Si (Ge) bằng 4 đôi electron
góp chung. Còn một điện tử thừa ra không
liên kết nên nó dễ dàng trở thành điện tử
tự do. Như vậy khi pha thêm một nguyên Hình 1.3: Chất bán dẫn tạp loại N
tử P sẽ có một điện tử tự do, pha càng nhiều nguyên tử P thì sẽ có càng nhiều điện tử
tự do.
Do đó ngoài mật độ electron và lỗ trống có sẵn trong chất bán dẫn thuần còn có
electrondo tạp chất gây ra, nên mật độ của electron lớn hơn mật độ của lỗ trống.
Nếu đặt điện thế Vccvào thì các electron này sẽ di chuyển theo luồng tạo nên dòng
điện. Electron tham gia chủ yếu vào việc tạo thành dòng điện nên electron được gọi là
hạt tải đa số (hay còn gọi là hạt cơ bản), lỗ trống được gọi là hạt tải thiểu số (hạt
không cơ bản).
Vậy chất bán dẫn có sự dẫn điện bằng electron được gọi là chất bán dẫn loại N
(Negative).
1.1.2.2 Chất bán dẫn loại P (Positive)
Bây giờ nếu ta pha vào chất bán dẫn

thuần Ge (Si) 1 lượng rất ít tạp chất thuộc
nhóm III trong bảng tuẩn hoàn (VD: Bore
(B), Indi (In), Gali (Ga) hoặc nhôm (Al) với
cấu tạo nguyên tử có 3 điện tử ngoài cùng,
thì 3 electron sẽ liên kết với 3 nguyên tử Ge
(Si) kế cận bằng đôi 1 electron ghép chung,
còn thiếu 1 electron trong mối nối thứ tư. Do
đó nguyên tử In dễ dàng nhận 1 electron của
nguyên tử Ge gần đó, nguyên tử Ge mất e
Hình 1.4: Chất bán dẫn tạp loại P
tạo thành lỗ trống. Như vậy khi pha thêm 1
nguyên tử In sẽ có 1 lỗ trống, pha càng nhiều nguyên tử In sẽ có càng nhiều lỗ trống.
Do đó ngoài mật độ electron và lỗ trống có sẵn trong chất bán dẫn thuần còn có lỗ
do tạp chất gây ra, nên mật độ lỗ trống lớn hơn mật độ của electron.
Nếu đặt điện thế Vcc vào thì các lỗ trống này sẽ di chuyển theo luồng tạo thành
dòng điện. Lỗ trống tham gia chủ yếu vào việc tạo thành dòng điện, nên lỗ trống được
gọi là hạt tải đa số, còn electron gọi là hạt tải thiểu số.
Vậy chất bán dẫn có sự dẫn điện bằng lỗ được gọi là chất bán dẫn loại P (Positive).
1.1.3 Chuyển động trôi và khuyếch tán của hạt dẫn
1.1.3.1 Chuyển Động Trôi (Drif)
Trong mạng tinh thể chất rắn chứa nhiều nguyên tử luôn ở trạng thái dao động vì
nhiệt độ. Khi có tác dụng của điện trường các hạt dẫn trên đường chuyển động sẽ gia
tốc va chạm với nguyên tử của mạng tinh thể chất rắn, dưới tác dụng của điện trường
được gọi là chuyển động trôi (hoặc chuyển động cuốn).
Dòng điện do chuyển động trôi của hạt gây nên được gọi dòng điện trôi (I tr).
1.1.3.2 Chuyển Động Khuyếch Tán (Diffusion)
Đối với chất bán dẫn khi nồng độ điện tử hay lỗ trống phân bố không đều chúng sẽ
khuyếch tán từ nơi có nồng độ cao về nơi có nồng độ thấp. Dòng điện do chuyển động
có hướng này gây ra được gọi là dòng khuyếch tán (I kt).
1.2 DIODE CHỈNH LƯU

1.2.1 Cấu tạo
Diode là linh kiện có cấu tạo tiếp nối của hai vùng bán dẫn loại P và loại N.
Có ký hiệu như hình 1.5b:
Hình 1.5: Cấu tạo (a), Ký hiệu (b) và hình dạng (c) của diode
Thông thường trên thân diode ký hiệu thường bắt đầu bằng chữ 1N.
Ví dụ: 1N 4001 ; 1N 4007 ; 1N 5406 ; 1N 1206.

1.2.2 Phân cực diode
1.2.2.1 Phân cực ngược diode
Nối 2 cực của diode với một hiệu điện thế

Vcc mắc ngượcnhư hình 1.6:
Electron ở chất bán dẫn N: bị hút bởi cực

(+) của nguồn Vcc. Còn lỗ trống ở chất bán
dẫn P: bị hút bởi cực (-) cuả nguồn. Nên Vcc
vùngnghèo mở rộng khiến dòng điện tử đa số Hình 1.6: Diode phân cực nghịch
ở N khó tái hợp lỗ ở P.
Kết quả: dòng khuếch tán Ikt của hạt tải đa số giảm rất nhỏ.
Tuy nhiên, trong chất bán dẫn loại P có ít hạt điện tử (hạt thiểu số) và N có một ít
lỗ trống, chúng tái hợp với nhau tạo thành dòng điện có trị số rất bé khoảng vài A
(do nồng độ hạt thiểu số bé) và nó nhanh chóng đạt đến trị số không đổi được gọi là
dòng bão hoà ngược Iosat (Sutrate: bão hoà)
Vậy khi phân cực ngược dòng qua diode bé, nên ta xem như diode không dẫn điện
khi phân cực ngược.
Hiện tượng đánh thủng lớp tiếp xúc P-N: Khi phân cực ngược, nếu điện thế V
ngược tăng đến một trị số khá lớn nào đó, nêndòng bão hoà ngược Iosat tăng vọt,
do đó diode dẫn mạch theo cả chiều nghịch, phá hỏng đặc tính vốn có của nó. Hiện
tượng này được gọi là hiện tượng đánh thủng thác lũ của diode khi phân cực ngược.
1.2.2.2 Phân cực thuận diode
Nối 2 cực của diode với một hiệu điện thế

Vcc mắc thuận như hình 1.7:
Electron ở chất bán dẫn N: Bị nguồn (-) đẩy.
Lỗ trống ở chất bán dẫn P: bị nguồn (+) đẩy. Vcc
Nên vùng nghèo hẹp lại, nên hạt tải đa số dễ Hình 1.7: Diode phân cực thuận
dàng vượt qua hàng rào điện thế.

Kết qủa: Dòng khuếch tán Ikt tăng nhanh theo hàm mũ, dòng trôi I tr giảm, nhưng
hạt thiểu số bé nên xem như dòng trôi không đổi  Iosat: gọi là dòng bảo hòa
(saturated).
Đồng thờivùng N mất electron, tạo thành các ion dương, kéo điện tích (-) của
nguồn Vcc. Vùng P nhận electron, tạo thành các ion âm, bị nguồn (+) kéo về. Nên có
dòng điện chạy từ cực (-) của nguồn Vcc sang cực (+) của nguồn, nghĩa là có dòng
chạy từ P-N.
Vậy khi phân cực thuận dòng qua diode tăng, nên ta xem như diode dẫn điện khi
phân cực thuận.
1.2.3 Đặc tuyến Volt-Ampere của diode

Để biểu diễn khả năng dẫn điện của diode người ta có đặc tuyến Volt-Ampeređược
biểu diễn dưới dạng phương trình sau:
ID: dòng qua diode (V)
VD: điện áp giữa hai đầu diode (V)
Iosat: dòng điệnrò ngược bão hòa (A)
q: điện tích electron = 1,6. 10-19 C
K: hằng số Boltztmann =1,38.10-23J/0K
T: nhiệt độ tuyệt đối = t0C+ 2730
Ở nhiệt độ phòng 250C hay 2980K, người ta định nghĩa hệ số nhiệt VT:
Khi I rất nhỏ: nếu diode cấu tạo bằng Ge: η=1, nếudiode cấu tạo bằng Si: η=2.
D
lớn (vài mA trở lên) thì η=1, nên dòng qua diode được viết lại như sau:
Khi ID
- Khi diode phân cực nghịch : VD< 0
=> =>ID = - Iosat ͌rất bé
- Khi diode phân cực thuận : VD≥ 0
=> =>
Bằng thực nghiệm đo đạc tại phòng thí nghiệm, người ta xác định tùy theo chất
bán dẫn chế tạo nên các loại diode, ta có đặc tuyến như hình 1.8:
Hình 1.8: Đặc tuyến Volt-Ampere của diode chỉnh lưu
- Khi Diode phân cực nghịch VD< V: Diode không dẫn điện. Nếu có chỉ là dòng điện
dòng điện ngược bảo hòa (saturate)Iosat rất bé gọi là dòng rỉ, dòng rò. Nếu tăng
điện áp nghịch đến điện áp đánh thủng V BRmax (Volt Breakdown) thì dòng qua diode
tăng mạnh sẽ làm hỏng diode.
- Khi Diode phân cực thuận VD V: Diode dẫn điện, với diode loại Si : V = 0.5 -
0.7V ; Ge : V = 0.2 - 0.3V.
Bảng 1.1: So sánh giữa hai loại diode Si và Ge
Ge Si
Nhạy (Do V nhỏ) Ít nhạy
Rỉ nhiều Ít rỉ
Phụ thuộc nhiều vào nhiệt độ Ít phụ thuộc vào nhiệt độ
1.2.4 Các thông số kỹ thuật của diode

Khi sử dụng ta cần tra cứu sách để biết các thông số kỹ thuật của diode, lúc đó
việc sử dụng mới hiệu quả và chính xác. Sau đây là ý nghĩa của các thông số tra cứu:
- Chất bán dẫn chế tạo để có điện áp ngưỡng V .
- IDmax : dòng điện thuận tối đa (Khi diode dẫn, nó sẽ bị đốt nóng bởi P D = VD.ID, nếu
ID > IDmax dẫn đến hiện tượng quá dòng, dẫn đến diode bị hỏng).
- VBRmax(Volt Breakdown) hay VPIV (peak reverse voltge): điện áp ngược tối đa để
không bị đánh thủng khi phân cực ngược.
- Iosat (IRmax) : dòng điện bảo hòa ngược tối đa.
1.2.5 Ảnh hưởng của nhiệt độ lên diode

- Khi nhiệt độ tăng , thì V giảm:
ΔV γ
= Kv
ΔT O
với : Kv = -2,5mV/0C (đối với chất bán dẫn Ge),
Kv = -2mV/0C (đối với chất bán dẫn Si)
- Khi nhiệt độ tăng, thì dòng bảo hòa ngược Iosat tăng:
Iosat = Iosat (R).eKI (T –25)
với Iosat (R):dòng điện rỉ ở nhiệt độ phòng 250C
KI : hệ số nhiệt, với KI = 0,07/0C (đối với Ge);KI= 0,12/0C (đối với Si)
T : nhiệt độ môi trường
Iosat : dòng rò bảo hòa ngược ở nhiệt độ T.
1.3 ỨNG DỤNG CỦA DIODE

1.3.1 Mạch chỉnh lưu điện áp
Diode được cấu tạo từ lớp tiếp xúc P-N, nên đều có tính chất chỉnh lưu (Chỉ cho
dòng điện đi một chiều từ P-N), do đó diode chỉnh lưu thường dùng để biến đổi dòng
điện xoay chiều thành một chiều.
1.3.2 Chỉnh lưu bán kỳ (Half wave rectifier)

Từ tín hiệu xoay chiều AC dùng diode với tính chất chỉ dẫn điện theo một chiều (Từ
P sang N) để đổi điện thành một chiều DC.
D IO D E
N1:N2 Vo
+
vs vi RL
Hình 1.9: Mạch chỉnh lưu bán kỳ.
Gọi: Vs là điện áp xoay chiều ở ngõ vào, với:Vs= Vsmax.sinωt (V)
Vi là điện áp ngõ ra qua biến áp đã được hạ áp, với:V i= Vimax.sinωt (V)
Vo là điện áp ngõ ra sau mạch chỉnh lưu.
V : điện áp ngưỡng để diode Si dẫn điện (V =0,7V)
RL : Điện trở tải.
Ở bán kỳ dương: Diode phân cực thuận dẫn điện, nên:Vo= Vi - V
Ở bán kỳ âm: Diode phân cực nghịch không dẫn điện, nên: Vo= 0
Vậy: dòng chạy qua tải io và điện thế trên tải V0 chỉ còn lại bán kỳ dương, nên
được gọi là mạch chỉnh lưu bán kỳ.
Vi
Vim
ax
0  ωt
Vo 2
Vomax =Vimax - Vγ
VODC= 0,318Vomax
 2 ωt

Hình 1.10: Dạng sóng vào/ra của mạch chỉnh lưu bán kỳ
Điện áp trung bình trên tải:
Tương tự cho dòng trung bình trên tải:
Lưu ý:Chọn diode cho chỉnh lưu bán kỳ phải thõa:
- Dòng đỉnh thuận ID Iimax
- Điện áp ngược đánh thủng của diode VBRMAX thõa: VBRMAX Vimax
1.3.3 Chỉnh lưu toàn kỳ (Full wave rectifier)
1.3.3.1 Chỉnh lưu toàn kỳ dùng 2 Diode
Biến thế ở đây là biến thế có chấu giữa làm điểm chung, điện áp ở 2 đầu ngược
pha nhau so với điểm giữa. Xét mạch qua 2 bán kỳ:
D1
N1:N2 A
vi Vo
vs +
vi
B RL
D2
-
Hình 1.11: Mạch chỉnh lưu toàn kỳ 2 diode
Bán kỳ dương tại A, thì tại B là bán kỳ âm: D1 dẫn, D2 ngưng => V omax = VimaxA- V
Bán kỳ âm tại A, thì tại B là bán kỳ dương: D2 dẫn, D1 ngưng => V omax = VimaxB- V
ViA
Vimax
 2
ωt
Vi
B
Vimax
 2
ωt
Vo
Vom= Vim -Vγ
ωt
Hình 1.12: Dạng sóng vào/ra của mạch chỉnh toàn kỳ
Tính tương tự trên ta được điện áp trung bình trên tải:
Dòng trung bình trên tải:
Nhận xét: Độ gợn sóng của mạch chỉnh lưu toàn kỳ giảm so với chỉnh lưu bán kỳ.
Lưu ý: Chọn diode cho chỉnh lưu toàn kỳ dùng 2 diode phải thoã:
- Dòng đỉnh thuận ID Iimax
- Điện áp ngược đỉnh diode: VBRMAX 2Vimax

1.3.3.2 Chỉnh lưu toàn kỳ dùng 4 Diode (Cầu diode)
Thay vì phải sử dụng biến áp có điểm giữa, ta không cần mà chỉ cần d ùng 4 diode,
sắp xếp các diode này để nó có thể dẫn điện ở cả 2 bán kỳ.
2
N1:N2 D1
D4
- + Vo
vs vi 4 1
+
D3
D2
3 RL
(b)
(a)
Hình 1.13: (a) Mạch chỉnh lưu toàn kỳ dùng 4 diode và (b) hình dạng cầu diode
Thực tế người ta thường tích hợp 4 diode thành một cầu diode có dạng như hình
1.13b.
Dạng sóng ra và công thức tính V ODC tương tự cho mạch dùng 2 diode, ngoại trừ
thông số điện áp ngược:VBRMAX Vimax.
1.3.4 Mạch lọc

Tín hiệu ra trong các mạch chỉnh lưu có độ gợn sóng khá lớn và V ODC thấp (Nếu
chỉnh lưu toàn kỳ VODC = 0,636.Vomax). Do đó để cải thiện độ gợn sóng người ta mắc
thêm các mạch lọc. Các mạch lọc là những mạch RLC được chọn có thời hằng thích
hợp theo yêu cầu dòng tải và độ gợn sóng cho phép ở ngõ ra.
Sau đây ta khảo sát mạch lọc dùng tụ C cho các mạch chỉnh lưu có dòng tải bé, ít
thay đổi.
D1
N 1 :N 2 A
+ +
Vi Vo
V s (t) -
+ +
D2
Vi
- -
B C RL
-
0
Vo
A
B Vr,pp
Vom VDC
ωt
T1 T2
T/2
Hình 1.14: Mạch chỉnh lưu dùng tụ lọc C.
Ở ngõ ra, khi D1 dẫn, dòng qua tải R L và nạp cho tụ C. Ở đỉnh A, điện thế giảm, tụ
lập tức xả điện qua tải với thời gian T = RC. Khi tụ xả đến B, D2 dẫn và lại nạp cho tụ
lên đỉnh A cứ thế tiếp tục. Kết quả là dạng sóng ra như hình vẽ có V ODC tăng và độ gợn
sóng giảm so với lúc chưa có tụ lọc.
- Độ gợn sóng Vr,pp (Ripple peak-peak Voltage):
Gọi Vr,pp là độ gợn sóng đỉnh đỉnh ở ngõ ra sau khi qua bộ lọc. Dòng hữu hạn I
làm cho điện áp trên tụ sụt mất điện áp Vr,pp trong chu kỳ AC.
Xem xấp xỉ là dạng sóng răng cưa, IODC là dòng trung bình trên tải.
Vo
Vom Vr,pp
Vom
VDC
T1 T2 ωt
T/2
Vo
Vom Vr,pp
T2 ωt
Hình 1.15:Độ gợn sóng khi chỉnh lưu dùng tụ lọc C.
Ta có : Qnạp = Vr,pp x C
Qxả = IDC x T2
Theo định luật bảo toàn điện tích : Qnạp = Qxả
Nên :
T 1
T 2= =
Do T1<< T2, xem 2 2 f (f: tần số tín hiệu)
=> (1.1)
Điện áp trung bình ở ngõ ra: VODC = Vomax - Vr,pp/2 (1.2)
Thế (1.1) vào (1.2) ta được:
Vậy : (1.3)
V AC V r , RMS
r= %= %
Hệ số gợn sóng (Ripple factor) r hoặc Kr : V DC V DC
với:
1
r %=
Vậy:
4 √ 3 fR L C (1.4)
Từ công thức (1.3) và (1.4) cho thấy khi R L hay C tăng thì điện áp một chiều ngõ
ra tăng và hệ số gợn sóng giảm. Các công thức này cho phép chọn được trị số C để
đạt được điện áp DC ở ngõ ra và dòng tải theo yêu cầu với hệ số gợn sóng cho phép.
Ví dụ 1.1:Cho mạch chỉnh lưu toàn sóng như hình 1.16:
D1
18:1
Vi V
LDC
V s = 220V
Vi
D1
C RL
Hình 1.16
a. Nếu RL = 10, nếu C =1000F và C =2000F. Xác định điện áp ra VLDC ?
b. Nếu C =1000F, nếu RL = 10 và RL = 100. Xác định hệ số gợn sóng r = ?%
c. Cho biết khi tăng tải R L và tụ lọc C thì độ gợn sóng r và điện áp ra V LDC thay đổi thế
nào?
Giải:
a. Khi RL = 10, và C =1000F, áp dụng công thức (1.3.3) ta tính được:
F, RL = 10, áp dụng công thức tính độ gợn sóng ngõ ra (1.3.4) ta có:
b. Khi C =1000
Khi tăng tải RL và tụ lọc C thì độ gợn sóng r sẽ giảm và điện áp ra V LDC sẽ tăng.
Trên thực tế khi sử dụng các loại tải khác nhau thì điện áp ra không ổn định, do đó
người ta cải tiến bằng cách sử dụng các IC ổn áp chuyên dùng.
1.4 MẠCH NGUỒN ỔN ÁP

1.4.1 Sơ đồ khối của mạch nguồn ổn áp
Sơ đồ khối của một mạch nguồn ổn áp như hình 1.17:
Hình 1.17:Sơ đồ khối của một mạch nguồn ổn áp
Ngày nay, với các phần tử ổn áp có thể các vi mạch ổn áp DC tuyến tính được sử
dụng rất rộng rãi do những ưu điểm của chúng như: tích hợp toàn bộ linh kiện trong
một vỏ kích thước bé, không cần sử dụng hoặc chỉ sử dụng thêm một vài linh kiện
ngoài để tạo mạch hoàn chỉnh, mạch bảo vệ quá dòng và quá nhiệt có sẵn bên trong
vi mạch như IC 78xx, 79xx …
1.4.2 IC ổn áp 78xx, 79xx

Vi mạch ổn áp DC tuyến tính thông dụng là họ vi mạch 78xx (ổn áp dương) và
79xx (ổn áp âm) có 3 chân. Tùy theo hình dạng vỏ ngoài, các vi mạch ổn áp 3 chân
có thể cung cấp dòng lên đến 1A và cho điện áp ra cố định.
Hình1.21: Mạch nhân đôi điện áp kỳ
Hình 1.18:Hình dạng và mạch ứng dụng dùng IC 78xx, 79xx
Bảng 1.2:Bảng số liệu các họ 78xx & 79xx.

Mã số Điện áp ra (V) Mã số Điện áp ra (V)
7805 5 7905 -5
7806 6 7906 -6
7808 8 7808 -8
7809 9 7809 -9
7810 10 7810 -10
7811 11 7811 -11
7812 12 7812 -12
7815 15 7815 -15
7818 18 7818 -18
7824 24 7824 -24
Với sơ đồ mạch nguồn ổn áp ±5V như hình vẽ 1.19.
A
2
T
~
AC1 D4 D1
U1
- +
4 1 1 3
+5V
GND
VIN VOU T HI
AC2
D3 D2
C1 C3 7805
2
0.33MF
~ 2200/16V C5
0.1MF
3
LO 0V
0
C2 C4
2200/25V 0.33MF C6
0.1MF
7905
1
GND
2
VIN VOU T
3 HI -5V
U2
Hình 1.19: Mạch nguồn ổn áp  5V dùng IC ổn áp 7805, 7905.

1.4.3 IC ổn áp điều chỉnh được LM 317

Điện áp ra được xác định tùy thuộc vào điện trở R2 theo công thức:
1.5 MẠCH NHÂN ĐIỆN ÁP

Bộ nhân điện áp (Voltage multiplier) gồm 2 hay nhiều bộ chỉnh lưu tạo điện áp một
chiều bằng bội của điện áp vào đỉnh (2Vp, 3Vp, 4Vp ….). Các nguồn cấp điện này
thường dùng cho thiết bị điện dùng điện áp cao, nhưng dòng điện thấp (như đèn hình
Hình 1.20: Hình dạng và mạch ứng dụng dùng IC ổn áp điều chỉnh LM 317
trong tivi, máy hiện sóng, màn hình máy tính….)

1.5.1 Mạch nhân đôi điện áp (Voltagedoubler)
D1
+
+ +
Vi
C1 Vp
- -
2Vp
+
C2 Vp
D2 -
-
D2 Hình 1.22: Mạch nhân đôi toàn kỳ

+
+
1.5.2
- Mạch
C1
nhân ba
+ điện áp
Vi D1 2Vp
C2
+
(Voltage Tripler)
-
-
3Vp
Hình1.21: Mạch nhân

Vp đôi điện áp kỳ 2Vp
- + - +
C1 C3
+
D1 D2 D3
Vi
-
C2
- +
2Vp
Hình 1.23:Mạch nhân ba điện áp

1.5.3 Mạch
Vp 2Vp
- + - +
nhân
C1 C3
+ bốn
D1 D2 D3 D4
Vi
-
điện
C2 C4
- + - + áp
2Vp 4Vp 2Vp
Hình 1.24:Mạch nhân bốn điện áp
(Voltage Quardrupler)
Theo lý thuyết ta có thể nối thêm đọan mạch mới, tuy nhiên lúc đó gợn sóng sẽ
tăng khi nối thêm đoạn mạch. Đây là lý do tại sao các bộ nhân áp không được dùng
trong nguồn có điện áp thấp, tức các nguồn thông dụng. Nên công dụng chủ yếu của
các bộ nhân áp là tạo điện thế cao.
1.6 DIODE ZENER (DIODE ỔN ÁP)

Ký hiệu như hình vẽ:
DIODE ZENER DIODE ZENER

Hình 1.25: Ký hiệu diode Zener
1.6.1 Nguyên lý hoạt động

- Khi phân cực thuận: diode Zener hoạt
động giống diode chỉnh lưu,V D V: diode
dẫn điện.
- Khi phân cực nghịch:
Nếu V < VZ : IZ = 0.
Nếu V  VZ : IZ tăng, và VD = VZ = const.
Đặc tính này khiến diode Zener rất thông

dụng trong các mạch ổn định điện áp.
1.6.2 Đặc tuyến Volt- Ampere

- Điều kiện để Zener hoạt động ổn áp:
IZmin IZ  IZMax
với : IZmin (hay Izk: dòng khuỷu) là dòng tốithiểu hay dòng bắt đầu cho hiệu ứng
Zener.
IZMax: Dòng tối đa mà diode chịu được.
- Các thông số quan tâm khi sử dụng Diode Zener:Công suất tiêu tán cực đại P ZMax:
PZMax = Vz. IZmax vàđiện áp ổn áp Vz.
Ví dụ: Zener (1W; 5.6V)
Hình 1.26: Đặc tuyến Volt-Ampere của

diode Zener
Vậy: Khi dẫn điện diode zener tươngđương với một nguồn điện thế một chiều Vz
(điện thế zener) và khi ngưng nó tương đương với một mạch hở.
Bảng 1.3:Bảng đặc tính kỹ thuật của một vài diode Zener
1.6.3 Mạch ổn áp dùng diode Zener

Xét các trường hợp sau:
1.6.3.1 Diode zener với điện thế ngõ vào Vi và tải RL cố định
Mạch căn bản dùng diode zener có dạng như hình 1.27
IRi Ri
Vo
IZ IL
+
Vi
Vz RL
Hình 1.27:Mạch tương đương dùng Diode Zener
Khi Vi và RL cố định, sự phân tích mạch có thể theo 2 bước:
- Xác định trạng thái của diode zener bằng cách tháo rời diode zener ra khỏi mạch
và tính hiệu thế V ở hai đầu của mạch khi diode hở mạch:
- Tính toán các thông số của mạch:
 Nếu V < Vz: Diode Zener không hoạt động, dòng qua diode Iz= 0;
 Vo= V;IL=IRi=Vi/(Ri+RL)
 Nếu V ≥ Vz: Diode Zener hoạt động ổn áp,Vo= Vz; dòng qua diode zenerđược
xác định bởi: Iz= IRi – IL
với: IL= Vz/RL ; IRi=(Vi-Vz)/Ri
Công suất tiêu tán bởi diode zener được xác định bởi: P =V .I
z z z
Công suất này phải nhỏ hơn công suất tối đa P =V I của diode zener (I :
ZM Z ZM ZM
dòng điện tối đa qua zener mà không làm hỏng)
Diode zener thường được dùng trong các mạch điều hòa điện thế để tạo điện thế
chuẩn. Mạch hình 1.27 là một mạch điều hòa điện thế đơn giản để tạo ra điện thế
không đổi ở hai đầu R . Khi dùng tạo điện thế chuẩn, điện thế zener như là một mức
L
chuẩn để so sánh với một mức điện thế khác. Ngoài ra diode zener còn được sử dụng
rộng rãi trong các mạch điều khiển, bảo vệ...
Ví dụ 1.2: Cho mạch ổn áp như hình dưới, với Vi = 12V, Ri= 2K, Vz= 5,6V.
A
Ri= 200
Vo
+
Vi
Vz RL
12V
a. Nếu RL= 100Ω, hỏi mạch có hoạt động ổn áp không? Tính điện áp ra V O.
b. Nếu RL= 500Ω. Tính điện áp ra Vo, dòng qua R i (IRi), dòng qua tải RL (IL), dòng qua
diode Zener (Iz).
Giải
a. Nếu RL= 100Ω, tháo diode zener ra khỏi mạch, tính VA
Mạch không hoạt động ổn áp, V0= 4V.
b. Nếu RL= 500Ω
Nên mạch hoạt động ổn áp, nên V0= Vz= 5,6V.
Dòng qua diode zener được xác định bởi: Iz= IRi – IL
với: IRi=(Vi-Vz)/Ri=(12-5,6)/200= 0,032A
và: IL= Vz/RL = 5,6V/500Ω= 0,011A. Suy ra: : Iz= IRi – IL= 0,03- 0,01= 0,021A.
1.6.3.2 Diode zener với điện thế ngõ vào Vi và tải RLthay đổi
Mục đích: Điện áp cung cấp cho tải phải ổn định (V L = VZ = hằng số) dù tải R L và
điện áp nguồn Vi thay đổi.
Yêu cầu xác định Ri, PRi, Izmax ( hay Pzmax) để điện áp trên tải là không đổi.
a. Vi thay đổi nhưng RL không đổi
IRi
Ri
IL
IZ
Vi
Vz RL
Hình 1.28: Vi thay đổi nhưng RL không đổi
I =I Z + I L
Ta có: Ri
VZ
I L= =const
với RL
và
- Khi Vi min => IRi min => Để IL = const thì IZmin, nên : IRi min = Iz min + IL
=>Vi min = IRi min. Ri + Vz= (Iz min + IL). Ri + Vz
=>Ri = ?
- Khi Vi max => IRi max => Để IL = const thì IZ max, nên : IRi max = Iz max + IL
=>Vi max = IRi max. Ri + Vz= (Iz max + IL). Ri + Vz
=>Iz max = ? PRi = ?
Ví dụ 1.3: Cho mạch ổn áp như hình vẽ 1.28.
Với Vi = 15-20V, Vz = 10V, I Zmin= 5mA; RL = 500.Hãy xác định Ri , PRi , Pzmax để
điện áp trên tải luôn không đổi?
Giải:
Ta có:
Mà : Vi min = IRi min. Ri + Vz = (Iz min + IL). Ri + Vz
Với :
=>Ri = 200
=>PRi = U2Ri /Ri = 0,5W
Và Vi max = IRi max. Ri + Vz = (Iz max + IL). Ri + Vz
=>Iz max = 0,03A => Pzmax = 0,3W
b. Vi không đổi nhưng RL thay đổi
IRi
Ri
IL
Iz
Vi
Vz R
L
Hình 1.29: Vi không đổi nhưng RL thay đổi
I =I Z + I L
Ta có: Ri
VZ
I L=
RL
với
và
- Khi RLmin, để VL = const thì ILmax => IZmin
nên: IRi = Izmin + ILmax

VZ
I L max =
Với: R L min =>Ri = ?
- Khi RLmax, để VL = const thì ILmin => IZmax
nên: IRi = Izmax + ILmin
VZ
I L min =
Với: R L max =>I =?
zmax
Ví dụ 1.4: Cho mạch ổn áp như hình vẽ 1.29. Với Vi = 12V, Vz = 9V, I Zmin= 50mA;
IL=100mA– 1A.Hãy xác định Ri, PRi, Izmax để điện áp trên tải luôn không đổi?
Giải:
Ta có:
Mà: IRi = Iz min + ILmax=>Ri = …….
=>PRi = I2Ri .Ri = …….
Và: IRi = Iz max + ILmin=>Iz max = ……..
=>Pzmax = Vz. IZM = …….
c. Vi và RL đều thay đổi
IRi
Ri
IZ IL
Vi
Vz RL
Hình 1.30: Vi và RL thay đổi
Ta có: Iz = IRi - IL
V i min−V z V −V V −V
I z min ≤ −I Lmax ≤I z= i z −I L ≤ i max z −I Lmin≤I z max
Ri Ri Ri
V i min −V z
I z min ≤ −I L max
Ri
V i max −V z
I z max ≥ −I L min
Ri
V i min −V z
Ri≤
I z min + I L max
V i max −V z
Ri≥
I z max + I L min
V i max −V z V −V
≤Ri≤ imin z
Vậy :
I z max +I Lmin I z min +I Lmax (*)
với : Izmax = Pzmax/Vz
Lưu ý: Đối với cả 3 trường hợp trên, thường đề bài cho I zmin. Nếu không cho, thì
1
I z min = I
thường người ta chọn Izmin sao cho: 10 z max
Từ biểu thức trên cho phép ta có bất đẳng thức:a ≤ Ri ≤ b.
Giải bất đẳng thức a ≤ b, ta xác định giá trị Izmax ≥ ?. Thế lại vào (*) ta xác định
Ri, và công suất cực đại Pzmax của diode Zener.
Ví dụ 1.5: Thiết kế mạch ổn áp dùng Diode Zener như hình vẽ dưới. Với Vi= 14V
20V, Zener có Vz= 10V, dòng qua tải thay đổi IL=100mA- 200mA.
IRi
Ri
IZ IL
V iDC
Vz RL
Giải:
V i max −V z V imin −V z
≤Ri≤
Ta có: I z max + I Lmin I z min + I Lmax
1
I z min = I =20 mA
Chọn : 10 z max
20−10 14−10
≤Ri≤
I z max +0 ,1 0 , 1 I z max +0 , 2 =>I  …… =>PDzmax …… =>. .. ..≤Ri≤. . .. .. .
z max
1.7 DIODE PHÁT QUANG (LED)- LCD

1.7.1 Diode phát quang LED (Light emitting diode)
Diode phát quang được làm từ GaAs phát ra ánh sáng hồng ngoại. Để mắt thường
có thể nhìn thấy được, người ta phải cho ánh sáng hồng ngoại do diode phát ra đập
vào chất phát quang. Nếu thêm vào GaAs photpho (P) để tạo ra chất bán dẫn, ba
thành phần GaAsP thì có thể phát ra ánh sáng nhìn thấy.
LE D
Hình 1.31: Ký hiệu, hình dạng diode phát quang (LED) và led hồng ngoại
Nguyên lý hoạt động: Khi led được phân cực thuận sẽ có dòng đi qua làm led phát
sáng với:
V(led đỏ) = 1,4 đến 1,8V
V(ledvàng) = 2 đến 2,5V
V(ledxanh lá)= 2 đến 2,8V.
Iled = 5mA đến 20mA (Thiết kế thường chọn Vled = 2V; Iled = 10mA).
Ví dụ 1.6: Với VCC = 5V.Tính giá trị điện trở hạn dòng cho led 7 đoạn, nếu dòng
hoạt động là 10mA (5-20mA), tại điện áp 2V(1,4 - 2,8V) led hoạt động bình thường.
VC C = 5V
D1 R1
Giải:Ta có:
LED
Chọn R = 270 hoặc 330. 0
1.7.2 LED 7 đoạn

Diode phát quang không phải chỉ được chế tạo riêng lẻ từng chiếc mà thường còn
được chế tạo thành từng bộ ghép có thể tạo thành chữ, số hoặc dấu hiện khác.
Hình thước ghép đơn giản là bộ hiển thị số, được gọi là Led 7 đoạn.
Các số từ 0 → 9 đều có thể hiển thị được bằng cách cho dòng qua các led thích
hợp.
Có hai loại là: Anode chung và Catode chung.
Ví dụ: Hình vẽ dưới là một LED 7 đoạn được chế tạo từ chất bán dẫn AlInGaP phát
ánh sáng màu đỏ. Dòng thuận trên mỗi đoạn là 10 mA, điện thế thuận là1,4 -2,8V.
Hình dạng Led loại Anode chung
Led loại Cathode chung Led dấu loại Cathode chung
Hình 1.32: Hình dạng và sơ đồ bên trong của các loại Led 7 đoạn
1.7.3 Ma Trận Led

Ma trận led được sử dụng nhiều do nó có thể ứng dụng để hiển thị chữ, số, ký tự,
hình ảnh…. Ma trận Led có thể một màu xanh hay đỏ, hoặc cả hai màu xanh và đỏ.
Tùy theo ứng dụng mà người ta sử dụng ma trận LED: 5x7; 5x8; 8x8 …
Sau đây là một vài loại Ma trận led 5x7:
Hình 1.33:Sơ đồ bên trong và hình dạng của ma trận Led
Tuy nhiên dùng Led có nhược điểm là dòng thiêu tụ khá lớn. Do đó đối với ma trận
led người ta thường dùng phương pháp quét Led. Ngoài ra người ta dùng bộ hiển thị
tinh thể lỏng để thay thế Led.
1.7.4 Bộ hiển thị tinh thể lỏng (Liquid-Crystal Displays-LCD)

Các phân tử tinh thể được định hướng theo một mẫu tinh thể nhất định. Khi đặt
một điện trường vào tinh thể lỏng thì những phân tử có dạng elip sẽ sắp xếp theo
chiều vuông góc với điện trường như hình 1.34a.
Khi có dòng điện chảy qua tinh thể này, các hạt dẫn điện đập vào các phân tử
trên, tạo ra sự sắp xếp trong tinh thể lỏng như hình 1.34b.
I
+
-
Hình 1.34a: Sự sắp xếp các phân tử Hình 1.34b: Khi có dòng điện
tinh thể lỏng khi có điện trường.
Khi chiếu ánh sáng vào tinh thể lỏng nhưng chưa có dòng chảy qua, ánh sáng sẽ đi
qua tinh thể làm mắt ta không thể nhìn thấy được gì. Nhưng khi có dòng đi qua tinh
thể, ánh sáng sẽ bị tán xạ trên các phân tử của tinh thể lỏng (gọi là tán xạ dòng) làm
cho phân tử tinh thể lỏng có dòng đi qua ánh sáng chói lên.
Tương tự led, nhiều thanh tinh thể lỏng thường được ghép với nhau để tạo thành
các bộ hiển thị số, chữ hoặc dấu. Phổ biến nhất nó thường được ghép thành bộ bảy
đoạn để hiển thị các số từ 0→ 9.
Để biến các vật liệu tinh thể lỏng thành các dụng cụ hiển thị thường người ta kẹp
vật liệu tinh thể lỏng vào giữa hai kim loại trong suốt dùng làm điện cực.
Xét cấu trúc cụ thể như hình 1.34c, ở hình (a):
1. Là nguồn sáng và vị trí quan sát của mắt người.
2. Kính phân cực đứng
3. Tấm LCD trong suốt.

4. Điện cực gồm 2 bản có dạng chữ số 7 đoạn vặn kẹp vào tấm LCD vào giữa
5. Kính phân cực ngang.
6. Gương phản xạ, đường mũi tên chỉ các tia tới, đường các mũi tên cong chỉ tượng
trưng các tia phản xạ.
Hình 1.34c:Mô tả hoạt động LCD đen

trắng.
Phần tử tinh thể lỏng ở đây có đặc tính làm xoay phân cực ánh sáng một góc 90 0.
Màng tinh thể lỏng trong suốt được đặt giữa hai tấm kính phân cực vuông góc với
nhau.
- Khi không có điện trường, ánh sáng đi qua toàn hệ thống như hình (a).
- Khi có điện trường đặt vào tinh thể lỏng như hình (b), thì phần tử tinh thể lỏng kẹp
giữa hai điện cực bị sắp xếp lại tính phân cực và mất đặc tính xoay phân cực ánh
sáng 900. Do vậy ánh sáng không đi qua được hệ thống, từ vị trí quan sát thấy ký
tự hiển thị màu đen.
Vậy: Bản thân tinh thể lỏng không phát ra ánh sáng mà nó chỉ truyền hoặc phản
xạ ánh sáng từ nguồn sáng bên ngoài, vì vậy nó chỉ cần một năng lượng cung cấp rất
nhỏ đủ để làm xuất hiện hiệu ứng tán xạ trên tinh thể.
Ví dụ: Bộ hiển thị tinh thể lỏng ghép kiểu 7 đoạn TA 8054 nguồn cung cấp cực đại
30V , dòng hoạt động chỉ 125 µA, nếu so với led cùng loại hiển thị cần khoảng 500mA.
1.8 CÁC LINH KIỆN HAI CHÂN KHÁC

Trong kỹ thuật điện tử hiện đại, nhiều khi tín hiệu điện thành tín hiệu quang và
ngược lại để tiện cho quá trình xử lý. Ta xét sơ lược các phần tử xử lý tín hiệu quang
điện.
1.8.1 Photodiodes (Diode thu quang)

Cấu tạo: Diode quang có cấu tạo giống diode thường, nhưng vỏ bọc cách điện có
cấu trúc sao cho ánh sáng dễ dàng chiếu trực tiếp lên bề mặt phiến bán dẫn.
PHOTO-DIODE
Hình 1.35: Ký hiệu, hình dạng của photodiode
Nguyên lý hoạt động:
- Khi phân cực nghịch, diode quang chỉ có dòng điện ngược Is rất bé (I =Iosat)
Khi có ánh sáng có bước sóng phù hợp chiếu vào, thì sẽ có thêm dòng điện sáng I -
(tạo bởi các hạt dẫn nhờ năng lượng của photon) chạy cùng chiều với dòng điện
ngược. Kết quả dòng điện biến đổi tỉ lệ với cường độ ánh sáng.
 Khi che tối : Rng =10 ->100K, Rth = rất lớn
 Khi có ánh sáng: Rng =10 ->100K, Rth = vài trăm 

Ứng dụng: Diode quang thường được sử dụng mắc kiểu phân cực nghịch trong các
hệ thống tự động điều khiển theo ánh sáng, hay các phần tử cảm biến trong các thiết
bị đo ánh sáng.
1.8.2 Tế bào quang điện (Photo cell)

Ký hiệu như hình vẽ:
PHOTO CELL
Hình 1.36a: Ký hiệu của photo cell
- Nguyên lý hoạt động: Khi mối nối PN được chiếu sáng thì có khả năng xuất hiện
một suất điện động Vtrên hai cực của nó. Người ta sử dụng hiệu ứng này để biến
đổi năng lượng ánh sáng thành năng lượng điện, cung cấp cho các thiết bị điện.
Linh kiện này được gọi là tế bào quang điện (pin quang điện).
- Khi chế tạo nhiều tế bào quang điện cỡ lớn ghép với nhau trên diện tích rộng để
tiếp nhận ánh sáng mặt trời hiệu quả, cung cấp suất điện động quang có khả năng
cấp dòng cho tải lớn thì linh kiện này được gọi là pin mặt trờinhư hình 1.36b.
Hình 1.36b: Hình dạng củamodule pin mặt trời.
Cấu trúc Pin mặt trời (Solar Cells)
Cấu trúc tiêu biểu của một phiến PMT

silic tinh thể phổ biến đang được sử dụng
ngày nay được mô tả như hình 1.36c,
gồm một chuyển tiếp p – n được chế tạo
trên đế Si. Lớp đế Si loại p có độ dày cỡ
300μm – 500μm, điện trở suất p ≈
1Ωm.Lớp Si loại n được tạo bằng phương
pháp khuếch tán vào bề mặt lớp Si loại
p, có chiều sâu khoảng 0,25 – 0,7μm tạo
thành chuyển tiếp p - n.
Hình 1.36c: Cấu tạo pin mặt trời
Cấu trúc lưới kim loại ở mặt trước và ở
mặt sau đưa dòng điện ra tải ở mạch ngoài bằng các dây
Ni-Cr. Contact ở mặt trước được làm dưới dạng một mạng
rộng các dãi kim loại mỏng (thường gọi là các ngón tay)
hòa chung để cấp dòng đến một dải BUS rộng hơn để
chuyển dòng điện ra ngoài. Cấu trúc lưới được tính toán để
diện tích bề mặt hấp thụ là lớn nhất đồng thời điện trở nối
tiếp của PMT là nhỏ nhất.
Màng chống phản xạ ARC (Antirelflective coating) ở

mặt trước làm từ một lớp mỏng chất không dẫn điện để
giảm sự phản xạ của photon, tăng lương hấp thụ vào
Si,nhằm tăng cao hiệu suất chuyển hóa.
Các bước chế tạo pin mặt trời được mô tả ở hình 1.36d.
Hình 1.36d:Các bước chế tạo pin mặt trời

TÓM TẮT
1. Chất bán dẫn:
Đối với bán dẫn thuần: mật độ electron = mật độ lỗ trống (n = p)
Đối với chất bán dẫn loại N: mật độ electron lớn hơn mật độ lỗ trống (n >> p),
electron là hạt đa số, lỗ trống là hạt tải thiểu số.
Đối với chất bán dẫn loại P: Mật độ electron nhỏ hơn mật độ lỗ trống (n << p),
electron là hạt thiểu số, lỗ trống là hạt đa số.
2. Diode chỉnh lưu:Dòng qua diode được tính bởi:
Khi phân cực nghịch (V D< V): diode tắt, dòng qua diode chỉ là dòng rỉ hay dòng
bảo hòa ngược Iosat có trị số khá bé ( 0).
Khi phân cực thuận(VD V): diode dẫn dòng qua diode tăng theo hàm mũ
với Si: V = 0,5 -> 0,7V ; Ge: V= 0,2 -> 0,3V ; Ga: V= 0,9  1V)
Vậy: Diode chỉ dẫn điện theo 1 chiều từ P sang N khi được phân cực thuận, nên
thường dùng để chỉnh lưu:
- Mạch chỉnh lưu bán kỳ: Dùng 1 diode, nên chỉ dẫn điện ở nữa bán kỳ dương.
Vomax = Vimax - V ;
- Mạch chỉnh lưu toàn kỳ: Dùng 2 diode, nên thay nhau dẫn ở mỗi nữa bán kỳ.
Vo = Vimax - V ;
- Mạch chỉnh lưu toàn kỳ (cầu diode): Dùng 4 diode, nên mỗi bán kỳ 2 diode dẫn.
Vomax = Vimax - 2V ;

- Mạch lọc:
1
r %=
;Độ gợn sóng:
4 √ 3 fR L C
Nếu xem tụ lọc lớn:
BÀI TẬP
Bài 1.1:Cho mạch như hình bài 1.1, xác định dòng IR và áp trên VR, với diode lý
tưởng cóV =0.
R1 R2
1K 2K
D2
5V D1 10V
Hình bài 1.1a Hình bài 1.1b
Bài 1.2: Cho mạch như hình bài 1.2, xác định dòng IR và áp trên điện trở V R khi D1,
D2 là diode Si có V = 0,7V.
1K 2K
D1
6V 12V
D2
Hình bài 1.2a Hìnhbài 1.2b
Bài 1.3:Cho mạch như hình bài 1.3, xác định dòng qua các diode ID, với V = 0,7V.
D3
R1 R2
1K 5 2K R
D2
D1 V i = 5V 200
V i = 10V
D4
Hình bài1.3aHình bài1.3b
Bài 1.4:Cho mạch như hình bài 1.4, giả sử diode lý tưởngcó V= 0V, hãy xác định V0
khi Switch ở vị trí:
12V
a. Số 1 +
b. Số 2
+ 2
20V
+
V
1K O
1
-
Hình bài1.4
Bài 1.5:Xác định trạng thái hoạt động của Diode D1, D2 (dẫn hay tắt) và điện áp ra
V0 của các mạch trong các trường hợp ngõ vào A, B có giá trị như trong bảng sau,
(giả sử diode lý tưởng V = 0). Xét mối liên hệ giữa Vo với A, B.
A B Trạng thái D1 Trạng thái D2 Vo

D1
A
0 0
+ Vo 0 5
B 5 0
R= 1K
D2
5 5
-
0
Hình 1.5a
A B Trạng thái D1 Trạng thái D2 Vo
0 0
0 5
5 0
5 5
Hình 1.5b
Bài 1.6:Cho mạch chỉnh lưu bán kỳ như hình bài 1.6, với Vim = 40V >> V ,
nên xem V = 0V.

VL
+
a. Viết biểu thức tính dòng tức thời i(t).

RL
vi(t) = 40sinωt
vi = 4 0 V(V)
s in w t
b. Tính dòng cực đại (ILmax), điện áp f= 50 Hz
1k
f= 5 0 H z
trung bình ở ngõ ra (VLDC) và dòng -
trung bình qua tải (ILDC). Hình bài 1.6
Bài 1.7:Cho mạch chỉnh lưu biến thế có điểm giữa như hình bài 1.7, diode có
V =0,7V. Với nguồn xoay chiều Vs(t) = 310sinωt (V); tải R L =1K và biến thế có tỉ
số vòng quấn là n = N1:N2 = 17:1.
D1
N 1 :N 2 A
a. Tính điện thế cuộn thứ cấp ViRMS. + +
Vi Vo
V s (t) -
+ +
D2
b. Vẽ và giải thích nguyên lý họat -
Vi
-
động của VA,VB,VO. B RL
c. Xác định điện áp ra VLmax, VLDC,

-
điện áp ngược (VBRmax) tác dụng lên Hình bài 1.7 0
diode khi diode ngưng dẫn?
Bài 1.8:Cho mạch chỉnh lưu toàn sóng như hình bài 1.8, diode có V =0,7V. Với
nguồn xoay chiều Vs(t)= 310sin100Пt (V); tải R L =1K và biến thế có tỉ số vòng quấn
là
N 1 :N 2
n= N1:N2 = 22:1.
+ D4 D1
- +
Vo
V s (t) Vi
+
- D3 D2
RL
a. Khi chưa có tụ lọc ở ngõ ra, hãy vẽ và giải thích dạng sóng ra trên tải. Xác định
Vomax, VODC, IODC, tần số ngõ vào (fin) và ngõ ra (fout).
b. Nếu để ngõ ra bớt gợn sóng người ta gắn tụ lọc C, hãy chọn tụ C trong các tụ sau
và vẽ thêm tụ vào mạch.
C1 = 1000 μF/16V;C2 = 2200 μF/10V; C3 = 2200 μF/25V.
c. Xác định điện áp ra VODC và hệ số gợn sóng r% trong trường hợp này.
Bài 1.9:Cho mạch chỉnh lưu toàn sóng như hình bài 1.9, diode có V =0,7V. Với
nguồn xoay chiều Vs(t)=220V, có tần số f= 50Hz;tải R L =100 và biến thế có tỉ số
vòng quấn là
D1
N 1 :N 2 A
n= N1:N2= 1:1. + +
Vi Vo
V s (t) -
a. Tính trị C để có hệ số gợn sóng r +
Vi
D2 +
- -
= 2%. B C RL
b. Với giá trị C đã tính, xác định
VDC. -
Hình bài 1.9 0
Bài 1.10:Cho mạch chỉnh lưu cầu 4 diode như hình bài 1.01, diode có V =0,7V. Với
nguồn xoay chiều Vs(t)=220V, có tần sốf= 50Hz;tải R L =100, C= 500F và biến thế
có tỉ số vòng quấn là: n = N1:N2 = 10:1. Tính VODC, IODC, Vr,RMS, r% của mạch?
N1:N2
D4 D1
+
Vo
Vs (t) Vi - +
+
D2 C
- D3
RL
-
0
Hình bài 1.10
Bài 1.11:Thiết kế mạch chỉnh lưu bán kỳ có:
- Ngõ vào: 220V/50Hz.
- Ngõ ra: V0DC =50V, cấp cho tải R=3,3K, độ gợn sóng r ≤ 1%.
Hướng dẫn:
 Bước 1: Vẽ sơ đồ khối mạch thiết kế- Chức năng từng khối.
 Bước 2: Vẽ sơ đồ nguyên lý.
 Bước 3: Tính toán thiết kế.
Chọn Tụ lọc C: Điện dung C ≥?; điện áp làm việc WV>?
Chọn Diode: IDmax ≥?; VBRmax ≥?
Chọn biến thế: Vs (cuộn sơ cấp) /Vi (cuộn thứ cấp)=? ; Imax ≥?
Bài 1.12:Thiết kế mạch nguồn ổn áp đối xứng có ngõ ra + 12V, dòng ra I o ≤1A sử
dụng IC ổn áp LM 7812, với:
- Ngõ vào: 220V/50Hz.
- Ngõ ra: Sử dụng mạch chỉnh lưu cầu 4 diode, tụ lọc sau chỉnh lưu có độ gợn sóng r
≤ 20%.
(Lưu ý: Sinh viên tra cứu Data Shett LM7812.pdf)
Bài 1.13:Cho mạch dùng diode zener như hình Ri= 2K

+ Vo
bài 1.13:
Vi +
a. Nếu VZ= 11V. Hỏi mạch có hoạt động ổn áp 12V Vz R L = 10K
không? Tính điện áp ra VO.
b. Nếu VZ= 8V2. Tính điện áp ra Vo, dòng qua R i 0
(IRi), dòng qua tải RL (IL), dòng qua diode Hình bài 1.13
Zener (Iz).
Ri
Bài 1.14:Cho mạch ổn áp dùng Diode Zener như

Vi
hình bài 1.14. Với Vi= 12V  16V, Zener có Vz= 9V,
Vz RL
IZmin= 50mA, RL= 9. Hãy xác định Rivà công suất
tiêu tán tối đa của diode Zener (PDzmax) để VL= 9V
Hình bài 1.14
không đổi?
Bài 1.15:Cho mạch ổn áp dùng Diode Zener như hình bài 1.14. Với Ri= 200,
RL=500, Zener có: 5mA ≤ IZ ≤ 30mA. Xác định khoảng thay đổi của Vi để điện áp ra
trên tải VL= VZ= 10V ổn định.Xác định PDzmax= ?
Ri
Vi Vz RL
Bài 1.16:Cho mạch ổn áp dùng Diode Zener như hìnhbài 1.16. Với Vi= 15V, Zener
có Vz=9V, IZmin= 20mA, RL= 9-20. Hãy xác định Ri, PDzmax để điện áp trên tải luôn
không đổi?
Bài 1.17:Cho mạch ổn áp dùng Diode Zener như hình bài 1.16. Với Vi= 16V, Ri=
200, Zener có: 1mA ≤ IZ ≤ 10mA. Xác định khoảng thay đổi của R L để điện áp ra
trên tải ổn định VL= VZ= 10V.
Bài 1.18:Cho mạch ổn áp dùng Diode Zener như

Ri
hình bài 1.18. Với Vi= 8V 10V, Zener có Vz=
Vi
5V, dòng qua tải thay đổi IL=10mA-100 mA.Hãy
Vz RL
xác định công suất tiêu tán tối đa trên diode
Zener và Ri để mạch hoạt động ổn áp?
Bài 1.19:Cho mạch ổn áp dùng Diode Zener như Hình bài 1.18
hình bài 1.18. Với Vi= 15V  18V, Zener có Izmin=20mA, Vz= 12V, tảithay đổi
RLmin=100, RLmax=500. Hãy xác định công suất tiêu tán tối đa trên diode Zener
và Ri để điện áp trên tải luôn không đổi?
Bài 1.20:Cho mạch ổn áp dùng Diode Zener như hình vẽ bài 1.18. Với Vi= 14V 20V,
Zener có Vz = 12V, tải thay đổi RL= 50- 100. Hãy xác định công suất tiêu tán tối
đa trên diode Zener và Ri để điện áp trên tải luôn không đổi?
BÀI 2: TRANSISTOR LƯỠNG CỰC-

BJT(BIPOLAR JUNCTION
TRANSISTOR)
- Nắm vững cấu tạo, nguyên lý hoạt động và dòng chảy của các loại Transistor loại
NPN và PNP.
- Xác định được vai trò và các trạng thái hoạt động của Transistor trong các mạch
điện tử.
- Giải tích, tính toán thiết kế cho các mạch phân cực và điều khiển dùng Transistor.
2.1 CẤU TẠO BJT

Transistor là linh kiện được tạo thành bởi 2 lớp tiếp xúc P-N ghép liên tiếp, miền
giữa có bề rộng nhỏ tạo 2 tiếp xúc P-N gần nhau.
Trans có 3 chân nối ra ngoài:
- Cực E (Emitter): còn được gọi là cực phát, được pha đậm nên nồng độ hạt dẫn đa
số của nó lớn, khả năng sinh dòng lớn.
- Cực C (Collector): được gọi là cực thu, vùng này cũng được pha đậm (nhưng nhạt
hơn vùng E) để có độ dẫn điện tốt.
- Cực B (Base): được gọi là cực nền, vùng này được pha rất nhạt, rất mỏng, cực B
dùng để điều khiển dòng hạt tải phát ra từ cực E.
0.150 in 0.150 in
0.001 in 0. 001 in
E C E C
P n P n p n
B
C
C
B PN P B N PN
E E
Hình 2.1: Cấu tạo và ký hiệu Transistor loại NPN và PNP

2.2 DÒNG CHẢY TRONG BJT

Xét transistor loại NPN:
VEE VCC
Hình 2.2: Phân cực BJT hoạt động chế độ khuếch đại
Nối cực B vào một điện thế dương sao cho: VC > VB> VE
 Sự dẫn điện của Transistor được giải thích như sau:
Do cực E được nối với nguồn –V EE , nên sẽ đẩy các electron từ cực E sang cực B.
Các điện tử này sang đến B, do vùng nền B mỏng, nồng độ lỗ trống ít, nên chỉ có một
số rất ít điện tử tái hợp với lỗ trống của vùng nền. Cực B nối với cực + của nguồn V EE ,
nên sẽ hút một số ít điện tử trong vùng P xuống tạo thành dòng nền IB. Mà cực C nối
với + nguồn VCC cao hơn, nên nó hút hầu hết các điện tử ở vùng P sang vùng N của
cực C, tạo thành dòng cực thu collector I C. Cực E nối vào đầu âm của hai nguồn V EE và
VCC nên dòng điện chảy về cực E là IE sẽ bằng tổng hai dòng IC và IB.
2.3 KHUẾCH ĐẠI DÒNG TRONG BJT

Với việc phân tích dòng như trên ta thấy: IE = Ic + IB (2.1)
IC Số điện tử đến được cực C

Đặt : α= =
IE Số điện tử phát đi từ cực E
gọi là hệ số truyền đạt dòng phát, với 0,95 << 0.99
=>IC = . IE
Do mối nối thu nền phân cực nghịch nên qua mối nối ngoài dòng I C nói trên còn có
dòng điện ngược ICBO do các hạt tải thiểu số gây ra, nên dòng qua cực C:
=>IC = . IE + ICBO (2.2)
Thế (2.1) vào, ta được: IC =  (IB + IC) + ICBO
α I
I C= I B + CBO
1−α 1−α (2.3)
α
β=
Đặt 1−α : được gọi là hệ số khuếch đại dòng của Transistor, ta có:
=>IC = IB +( +1) ICBO (2.4)
Ở nhiệt độ bình thường, người ta xem dòng ICBO rất nhỏ có thể bỏ qua nên:
=> IC = IB (2.5)
Thế vào (2.1) ta được:
IE = IC + IB = IB + IB = ( +1) IB (2.6)
Do < 1, nên  thường có giá trị từ vài chục đến vài trăm, nên >>1, từ (2.5) và
(2.6) ta có:IC IE = IB
=>Ta nói Transistor có chức năng khuếch đại dòng một chiều.
Tương tự transistor loại PNP:

Giải thích các dòng của Transistor PNP tương tự như Transistor NPN, các hệ thức
liên hệ dòng vẫn đúng, nhưng chiều dòng điện của Transistor PNP ngược so với
Transistor NPN.
IC IC
PN P
N PN
IEIC =.IB
IB IB
IE IE
Transistor loại NPN Transistor loại PNP
Hình 2.3: Chiều dòng điện trong BJT

Do mối nối BC (thu-nền) bị phân cực ngược, nên qua mối nối này ngoài dòng I C nói
trên, còn có dòng điện ngược ICBO do các hạt tải thiểu số (lỗ ở miền N và điện tử ở
miền P) gây ra. Như vậy dòng qua cực thu C bao gồm: IC=  IE + ICBO.
Khi ở nhiệt độ bình thường, dòng rỉ ICO nhỏ có thể bỏ qua. Còn khi nhiệt độ tăng,
thì liên kết đồng hóa trị bị bẽ gãy, dòng I CBO tăng, nên dòng IC tăng. Hiện tượng xảy ra
dây chuyền gây hiệu ứng thác lũ làm hỏng Transistor.
Do đó để bảo vệ transistor khi nhiệt độ tăng, người ta giới hạn dòng rỉ I CBO bằng
cách phân cực ổn định nhiệt cho nó.
2.4 ĐẶC TUYẾN VOLT-AMPERE CỦA BJT

Để diễn tả mối tương quan giữa dòng điện và điện áp trên BJT, người ta dùng đặc
tuyến Volt-Ampre. Trong các kiểu ráp cơ bản trên thì loại CE được dùng nhiều nhất,
do đó để khảo sát mạng đặc tuyến, người ta khảo sát mạch CE như hình 2.4:
RC
I
C mA
VCC
IB C
B
uA
Rb E
IE
VBB mA
0
Hình 2.4: Mạch khảo sát đặc tuyến V-A của BJT
2.4.1 Đặc tuyến ngõ vào IB = f(VBE)

Nhận thấy ngõ vào của BJT là mối nối P-N, hoạt động giống diode bán dẫn, nên
đặc tuyến ngõ vào của BJT giống đặc tuyến của diode bán dẫn.
Mạch cho ta đặc tuyến IB = f(VBE)với VCE là hằng số theo hình 2.5a.
Hình 2.5a: Họ đặc tuyến ngõ vào của BJTHình 2.5b: Họ đặc tuyến ngõ ra của BJT
2.4.2 Đặc tuyến ngõ ra IC = f(VCE)

Lần lượt đặt IB = 10A, mỗi lần tăng 10A. Thay đổi VCE, đo IC. Mỗi thông số I B cho
một đặc tuyến chỉ rõ sự thay đổi của IC theo VCE theo hình 2.5b.
Transistor có 3 chế độ hoạt động:
- Chế độ tắt hay ngưng dẫn:Khi mối nối BE, BC phân cực nghịch: IB = 0, thì IC= 0.
- Chế độ khuếch đại: Khi mối nối BE phân cực thuận, mối nối BC phân cực nghịch:
IB> 0, thì IC =  IB.
- Chế độ khuếch đại bảo hòa:Khi mối nối BE và BC phân cực thuận: I B tăng nhưng IC
giảm (IC < IB) , và VCE  0,2V.
2.4.3 Đặc tuyến truyền dẫn IC = f(VBE)

Đặc tuyến IC=f (VBE) có một đoạn tuyến tính thích hợp cho việc áp tín hiệu xoay
chiều vbe= Vmsint vào nền (so với mass E). Dòng ic xoay chiều ra biến thiên tuyến
tính theo vbe nên dạng sóng ra cũng có dạng hình sin cùng tần số, đồng pha, nhưng
biên độ tuần hoàn đã được khuếch đại. Ta nói Transistor có chức năng khuếch đại tín
hiệu.
Hình 2.6: Đặc tuyến truyền dẫn
Thường ta chọn phân cực sao cho điểm khởi đầu phân cực Q (Quiescent point) ở
giữa đoạn tuyến tính, để khi áp tín hiệu xoay chiều đối xứng vào nền thì tín hiệu ra
không bị méo dạng.
2.5 YÊU CẦU ỔN ĐỊNH ĐIỂM LÀM VIỆC

Ở chế độ tĩnh, nghĩa là chưa có tín hiệu xoay chiều vào, trên các cực của
Transistor chỉ có các dòng tĩnh I B, IC, áp một chiều VBE, VCE. Điểm làm việc ứng với chế
độ này được gọi là điểm làm việc tĩnh Q (Quiescent point). Vai trò của điểm tĩnh Q rất
quan trọng, nó quyết định các chế độ làm việc của Transistor. Tuy nhiên nó lại chịu
ảnh hưởng của sự biến động điện áp nguồn, của nhiệt độ môi trường và các nhân tố
khác, do đó nó thường bị xê dịch.
Vì vậy ta cần phải phân cực Transistor (nghĩa là cung cấp các điện áp thích hợp
cho các cực) để xác định điểm tĩnh và đảm bảo ổn định nó. Trong các nguyên nhân
gây mất ổn định điểm tĩnh thì đáng quan tâm nhất là do nhiệt độ, nó được thể hiện
qua các tham số sau:
- Dòng điện ngược collector ICBO của BJT tăng nhanh theo nhiệt độ:
Khi nhiệt độ tăng, thì dòng bảo hòa ngược Iosat tăng theo công thức:
ICBO(T2) = ICBO (T1). exp [KI (T2 – T1)] (2.7)
với ICBO(T1) : dòng điện rỉ ở nhiệt độ T1
ICBO(T2) : dòng điện rỉ ở nhiệt độ T2
KI : hệ số nhiệt,KI = 0,07/0C (đối với Ge); KI = 0,12/0C (đối với Si)
T : nhiệt độ môi trường.
- Hệ số khuếch đại dòng  cũng tăng theo nhiệt độ.
Theo thực nghiệm, khi nhiệt độ tăng 10C thì độ khuếch đại tăng thêm khoảng 1%.
Δβ
ΔT 0
. 100 %=1%
Hệ số nhiệt của  là: β (2.8)
- Điện áp trên chuyển tiếp VBE giảm khi nhiệt độ tăng:
ΔV γ
= Kv
ΔT O (2.9)
với Kv = -2,5mV/0C (đối với Ge) ; Kv = -2mV/0C (đối với Si)
Để biểu diễn sự ảnh hưởng của dòng I CBO theonhiệt độ người ta định nghĩa thừa số
bất ổn định nhiệt (S: Stabbility factor): (2.10)
Độ bất ổn định S được dùng làm tiêu chuẩn đánh giá độ ổn định của mạch. Công
thức này cho thấy S càng lớn thì mạch càng mất ổn định.
2.6 PHÂN CỰC BJT

Về nguyên tắc các mạch BJT có chức năng tạo điện áp cần thiết cho mối nối BE
phân cực thuận, BC phân cực nghịch để BJT hoạt động ở chế độ khuếch đại.
Trong các bài toán phân cực BJT, ta sẽ xác định điểm tĩnh làm việc Q(VCE , IC) để
xác định trạng thái hoạt động của BJT.
2.6.1 Phân cực định dòng IB

 Xác định điểm tĩnh làm việc Q(VCE , IC):
Ta có : Vcc = IB.Rb + VBE

VCC
Với: VBE= V= 0.7 (Si) ; VBE= V = 0.3(Ge)

Rb Rc
V CC −V γ
I B=
=> Rb (2.11)
=> Ic = IB
Và : Vcc = Ic.Rc +VCE 0
=> VCE = Vcc – Ic Rc (2.12) Hình 2.8: Phân cực dòng IB
Ví dụ 2.1: Cho mạch khuếch đại như hình 2.8, với Vcc=15V, Rb = 530K, Rc = 3K,
BJT có hệ số khuếch đại dòng  =100, V = 0,7V. Hãy xác định điểm làm việc tĩnh
Q(VCE, IC) và cho biết trạng thái hoạt động của BJT ?
Giải:
Ta có: Vcc = IB.Rb + V
=>
=> Ic = IB=100.0,027= 2,7mA
Và: VCC = IC.RC + VCE

=> VCE = VCC - IC.RC = 15 – 2,7.3 = 6,9V. Vậy Q

(2,7mA; 6,9V):BJT hoạt động chế độ khuếch đại.
Ưu điểm của mạch phân cực định dòng IB là mạch khá đơn giản, nên thường được
dùng trong các mạch điều khiển, được trình bày ở phần 2.7.
2.6.2 Phân cực định dòng Ib, có thêm Re

Khi nhiệt độ môi trường tăng làm cho dòng I C tăng nên làm cho Q mất ổn định. Để
khắc phục người ta mắc thêm điện trở Re như hình 2.9a.
Re có tác dụng hồi tiếp âm dòng điện

VCC
để ổn định điểm làm việc, nên được gọi
là điện trở ổn định nhiệt. Re càng lớn tác Rb Rc
dụng hồi tiếp âm càng mạnh, Q càng ổn

định. Khi Re lớn để đảm bảo V E không
đổi thì VCC phải lớn. Trong thiết kế người
ta thường chọn Re sao cho: Re
V E= ( 15 ÷101 ) V CC
(2.13)
0
Hình 2.9a: Phân cực IB có thêm Re
 Xác định điểm làm việc Q(VCE, IC)
Ta có: VCC = IB.Rb + V + IC Re
V CC −V γ
I C=
Rb
+ Re
IC =  IB=> β (2.14)
Với
Và : VCE = VCC – IC RC –IC Re = VCC – IC (RC + Re) (2.15)

VCC=15V
Ví dụ 2.2: Cho mạch khuếch đại như hình 2.9b,
Transistor có V = 0,7V,  =300. Hãy xác định điểm tĩnh làm 910
430K
việc Q.
100
Giải
Ta có: VCC = IB.Rb + V + IC Re
Và: VCC = IC.RC + VCE + ICRe
VCE = VCC - IC(RC + Re)= 15 – 9,33(0,91 + 0,1)= 5,58V
Vậy Q (9,33mA; 5,58V)
2.6.3 Phân cực nhờ hồi tiếp từ collector

Ở mạch này Rb dẫn điện áp từ ngõ ra (cực collector) đưa ngược về ngõ vào (cực
base).
Vcc
 Xác định Q:
Rc
Ta có VCC = (IB +IC) RC +IB Rb + V
Rb
=> (2.16)
=> ICIB
Và : VCE = VCC - IERC (2.17) 0
Hình 2.10: Phân cực kiểu hồi tiếp Collector
Ví dụ 2.3: Cho tầng khuếch đại như hình 2.10, với VCC=15V. Transistor loại NPN
có V= 0,7V,  = 200, Rb=200K, Rc= 1K. Xác định điểm tĩnh làm việc Q.
Giải
Ta có : VCC = (IB +IC) RC +IB Rb + V
=>
=> ICIB  7,13mA

=>VCE = VCC - IERC= 7,87V.
2.6.4 Phân cực kiểu phân áp (độc lập )
Mạch dùng hai điện trở R1 R2 tạo thành cầu phân thế để tạo thế phân cực cho nền
B. Re vẫn đóng vai trò hồi tiếp ổn định điểm tĩnh.
VCC VCC
Rc Rc
R1
Rb
VBB
Re
R2 Re
0 0
Hình 2.11a: Phân cực kiểu cầu phân ápHình 2.11b: Biến đổi Thevenin
Biến đổi nguồn VCC và cầu R1 R2 thành nguồn điện thế tương đương Thevenin,
R2
V BB= V (2.18)
R1 + R2 CC
R .R (2.19)
Rb=R 1 // R 2= 1 2
R 1 + R2
Ta có: VBB = IB .Rb + V + Ic.Re
V BB −V γ
I C=
Rb Vcc= 1 5 V
+ Re
với: Ic = .IB => β
R1 Rc
32K 3K
(2.20)
Và: VCE =VCC – IC Rc - IC=>VCE = VCC – IC (Rc+ Re) (2.21)
Ví dụ 2.4: Cho tầng khuếch đại CE như hình 2.11c. R2 Re

6K 8 1K 5
Transistor loại NPN có =100, V= 0,7V, các tụ C -
>.Hãy xác định điểm làm việc Q.
0
Giải:
Hình 2.11c
Vẽ mạch tương đương DC và biến đổi Thevenin như hình 2.11b, ta có:
Mà: VBB = IBRb + Vγ + IC.Re
=>
Và: VCC = IC.RC + VCE + ICRe
Vcc
I R1
VBE IB
B B
IE=(1+β)IB I2
(1+β) R2 (1+β)= Ri
Re Re Re
0 0 0
Hình 2.11d
VCE= VCC - IC (RC+Re) = 15 – 1,22(3+1.5) = 9,51V
Vậy Q (1,22mA; 9,51V).
- Cách phân tích gần đúng:
Trong cách phân cực này, trong một số điều kiện, ta có thể dùng phương pháp tính
gần đúng. Xem điện trở ngõ vào của BJT nhìn từ cực B khi có R tương đương hình
E
2.11d.
Ta thấy nội trở nguồn VBE không đáng kể so với Ri= (1+β)Re. (2.22)
Nếu Ri>>R2 nên IB<< I2, nên I≈I2, nghĩa là R2//Ri ≈ R2. (2.23)
(2.24)
Do đó điện thế tại cực B có thể tính gần đúng:
Do Ri= (1+β)Re≈ βRe, nên thường thực tế người ta chấp nhận cách tính này khi
βRe ≥ 10R2.
1
Rb = βR e
Thực tế trong thiết kế thường chọn: 10 (2.25)
Trong cách tính phân cực này, ta thấy không có sự hiện diện của hệ số β. Ðiểm
tĩnh điều hành Q được xác định bởi I và V như vậy độc lập với β. Ðây là một ưu
C CE
điểm của mạch phân cực với điện trở cực phát R e vì hệ số β rất nhạy đối với nhiệt độ
mặc dù khi có Ređộ khuếch đại của BJT có suy giảm.
2.7 BJT HOẠT ĐỘNG NHƯ CÔNG TẮC

BJT không những chỉ được sử dụng trong các mạch điện tử thông thường như
khuếch đại tín hiệu mà còn có thể được dùng như một ngắt điện (Switch). Hình 2.12
là mô hình căn bản của một mạch đảo (inverter):
Vcc Vcc
Rc Rc
IB = 0 Rb Vo= Vcc IBsat Rb Vo= 0

- Khi IB= 0, mối nối BE phân cực nghịch, transistor ngưng dẫn, dòng điện nền ngõ
vào IB= 0, lúc đó điện thế ra VC= VCC.
- Khi dòng điện nền vào có trị số bão hòa I Bsat, transistor dẫn bão hòa, lúc đó ngõ ra
xem như ngắn mạch, điện thế ra V0= VCEsat= 0V (thực tế khoảng 0.2V), Ic đạt cực
đại gọi là ICsat.
Ví dụ 2.5:Cho mạch điều khiển như hình ví dụ 2.5, với ICsat=10mA.
a. Vẽ và giải thích dạng sóng ngõ ra.
b. Xác định RC và RB.
Hình ví dụ 2.5
Giải:
Ta có: =>
Để đảm bảo BJT hoạt động trong vùng bảo hòa, ta chọn:
TÓM TẮT
1. Transistor có 3 chế độ hoạt động:
- Chế độ tắt hay ngưng dẫn (Cut-off): khimối nối BE, BC phân cực nghịch:
IB = 0, thì IC≈ 0.
- Chế độ khuếch đại (Active): khi mối nối BE phân cực thuận, mối nối BC phân
cực nghịch: IB> 0, thì IC =  IB.
- Chế độ dẫn bảo hòa (Saturated): khimối nối BE và BC phân cực thuận: I B tăng
mạnh, làm ngắn mạch ngõ ra (VCE  0,2V), dòng ra tăng cực đại ICsat (ICsat < IB).
Hình 2.13:BJT cũng có thể xem như một công tắc điện tử.
Lưu ý:
Đối với mạch điều khiển để tính toán thiết kế đơn giản, người ta thường choBJT
hoạt động ở 2 chế độ:
- Tắt hay ngưng dẫn: BE phân cực nghịch, nên IB= 0 => IC= 0.
- Dẫn bão hòa: BE phân cực thuận, vài dòng điện nền vào có trị số bão hòa I Bsat, lúc
đó ngõ ra xem như ngắn mạch, điện thế ra V 0= VCEsat ≈ 0V (thực tế khoảng 0.2V),
IC đạt cực đại gọi là ICsat< βIB.
2. Phương pháp chung để phân giải mạch phân cực BJT gồm ba bước:
- Bước 1: Ghi lọai BJT, Vẽ các dòng điện IB, IC (hoặc IE). Vẽ các điện áp VBE, VCE.
- Bước 2: Áp dụng Kirchoff 2 cho mối nối BE để xác định dòng điện ngõ vào I B. Suy
ra dòng điện ngõ ra từ các liên hệ IC=βIB
- Bước 3: Áp dụng Kirchoff 2 cho mối nối CE để xác định điện áp ra V CE và điện thế
tại các chân của BJT.
BÀI TẬP
Bài 2.21:Cho mạch điều khiển LED như hình bài 2.1:
Vcc= 5V
a. Với Vin= 0V hay 5V thì LED sáng ?
Rc
b. Xác định Rc để LED hoạt động tốt với dòng
c. Iled= 10mA,Vled= 2V. LE D
V in Rb
d. Với  =220, V = 0,7V hãy xác định Rb?
NP N
Hình bài 2.1
Bài 2.22:Cho mạch điều khiển như hình bài 2.2, với ICsat=10mA.
a. Vẽ và giải thích dạng sóng ngõ ra.
b. Xác định RC và RB.
Hình bài 2.2

Bài 2.23:Cho mạch điều khiển Relay như hìnhbài 2.3:
a. Xác định Icmax của BJT, biết Relay có điện trở cuộn dây RL=300, VDC = 12V.
b. Để điều khiển đóng Relay thì chân điều khiển Vi ở mức 0 (0V) hay mức 1 (5V)?
c. Giả sử BJT có Vγ= 0,7V, β= 100. Hãy xác định giá trị Rb?
V CC= 12V
3
5 220V
D1 4
1
2
LAMP
R ELAY SPD T
Vi Rb
Vi= 5V
0
Hình bài 2.3
Bài 2.24:Cho các mạch khuếch đại như hình bài 2.4.BJT có V  = 0,7V.
a. Hãy xác định điểm làm việc tĩnh Q (VCE, I ;;,C) và cho biết trạng thái hoạt động của
BJT.
b. Xác định dòng và áp trên các cực của BJT.
Vc c = - 5V Vc c = 15V
V c c = 9V
Rb Rc R2 Rc
Rb Rc
430K 910 8K 800
100K 500
=100
PN P
=300 R1 Re
=100
=100 Re
2K 200
100
(a) (b) 0 (c) (d)
0 0
Hình bài 2.4

Bài 2.25:Thiết kế mạch phân cực định dòng I B cố định có thêm Re như hình bài 2.5,
với mạch sử dụng Transistor 2N4401 loại Si có V = 0,7V;  = 150, VCC = 20V, để có
điểm tĩnh làm việc tĩnh Q (10V, 2mA).
VCC
Rb Rc
2N4401
β=150/Si
Re
0
Hình bài 2.5
Bài 2.26:Cho mạch như hình bài 2.6, xác định dòng qua LED, với BJT có Vγ= 0,7V?
Vcc = 12V
Re
Rb1 270
680
PN P
Rb2 LED
620
Hình bài 2.6

BÀI 3: TRANSISTOR HIỆU ỨNG

TRƯỜNG FET(FIELD
EFFECT TRANSISTOR)
- Nắm vững cấu tạo, nguyên lý hoạt động của transistor hiệu ứng trường FET,
MOSFET và IGFET.
- Đặc tuyến Volt-ampre. Các thông số kỹ thuật đặc trưng của linh kiện, đặc tính tần
số, tốc độ và ứng dụng trong các mạch điện tử.
3.1 ĐẠI CƯƠNG

BJT là linh kiện điều khiển bằng dòng, sử dụng hai hạt tải đa số và thiểu số nên có
tính ổn định không cao, đồng thời tổng trở vào của BJT thường nhỏ nên có tiếng ồn và
gây bất lợi cho các mạch phối hợp trở kháng, mạch khuếch đại dùng nguồn tín hiệu
có tổng trở ra lớn.
Một loại Transistor khác có khả năng khắc phục các nhược điểm trên là FET (Field
Effect Transistor), đây là linh kiện hoạt động dựa trên sự điều khiển độ dẫn điện của
phiến bán dẫn bằng điện trường ngoài và chỉ dùng một loại hạt tải là hạt tải đa số,
nên người ta gọi FET là loại đơn cực tính (unipolar).
Có nhiều loại FET đóng vai trò quan trọng trong kỹ thuật hiện đại trong đó có hai
loại cơ bản sau:
- Loại nối: JFET (Junction Field Effect Transistor)
- Loại có cực cửa cách ly: MOSFET (Metal-Oxitde-Semiconductor Field Effect Transistor).
Khi nói FET ý chỉ loại JFET.

Các ưu điểm của FET:
- FET có tổng trở ngõ vào lớn (khoảng 10 7 đến 1012) hơn BJT nên thường được đặt
trước BJT trong các mạch khuếch đại đa tầng.
- FET có độ ồn thấp (ivào¿ 0), thích hợp các tầng khuếch đại tín hiệu nhỏ.
- FET thường ổn định nhiệt hơn BJT.
- Có kích thước nhỏ và dễ chế tạo hơn BJT nên khả năng tích hợp cao hơn.
- FET có công suất cao và có thể chuyển mạch các dòng lớn.
- FET ngày càng được sử dụng rộng rãi.
Sau đây chúng ta sẽ đi sâu vào khảo sát các loại FET nói trên.
3.2 FET
3.2.1 Cấu tạo
Loại FET nối gồm 1 thỏi Si loại N hay P có 2 vùng bán dẫn khác loại đặt ở 2 bên
tạo thành 1 thông lộ hay kênh dẫn(Channel) và hình thành lớp tiếp xúc P-N .
S: Soure (cực nguồn); D: Drain (cực thoát); G: Gate (cực cửa).
JFET N
Hình 3.1: Cấu tạo và ký hiệu JFET kênh N

JFET P
Hình 3.2: Cấu tạo và ký hiệu JFET kênh P
3.2.2 Đặc tuyến kỹ thuật của FET

Xét JFET kênh N
3.2.2.1 Mạch điện: với các nguồn phân cực như hình vẽsau:
ID
D
+
/
RD
G
p p
// // +
VD D
RG N
/
-
VGS S
Hình 3.3: Mạch phân cực JFET

3.2.2.2 Nguyên lý hoạt động
Nguồn VDD thông qua điện trở RD đặt điện áp VDS lên giữa cực máng và cực nguồn,
tạo thành dòng điện máng ID.
Mặt khác, nguồn VGS tạo điện áp giữa cực cửa và cực nguồn. Xét các giá trị của VGS:
- Nếu VGS = 0 : ID = IDSS (được gọi là dòng bảo hòa)
G (+), nên đẩy lỗ trống

- Nếu VGS> 0 :
S (-), nên đẩy electron
=> Vùng nghèo giảm, thông lộ rộng ra, nên ID tăng.
G (-), nên hút lỗ trống

- Nếu VGS< 0 :
S (+), nên hút electron
=> Vùng nghèo tăng, thu hẹp thông lộ, nên ID giảm.
Nếu ngoài điện áp phân cực

VGS còn có thêm tín hiệu xoay Co OUT
chiều VS đặt vào giữa cực G và Ci
FET N
S thì tùy giá trị và dấu của V S
Rs RD
RG RC
mà tình trạng phân cực nghịch
-
VGS VD D
của chuyển tiếp P-N sẽ thay Vs
đổi, nên vùng khiếm khuyết

0
cũng thay đổi và ID cũng thay
đổi. Nếu VS tăng giảm theo Hình 3.4: Mạch khuếch đại dùng JFET
hình sin thì ID sẽ tăng giảm
theo hình sin. Dòng ID tạo nên RD một điện áp biến thiên cùng dạng VS nhưng biên độ
lớn hơn, ta nóiFET khuếch đại tín hiệu xoay chiều.
Nguyên lý hoạt động của Fet kênh P cũng tương tự, chỉ khác là các nguồn V GS và
VDS có cực ngược lại.
3.2.3 Đặc tuyến truyền đạt: ID = f(VGS)

Xét mạch FET như hình vẽ:
ID (mA)
FET N
RD IDSS =10
RG
+
- VDD VDS = ~ const
VGS
- VP = - 5V
0 VGS(V)  0
VP(punch off) = VGS (off) : gọi là điện thế nghẽn
Hình 3.5:Đặc tuyến truyền đạt của FET
Thay đổi VGS và đo ID.Lập bảng kết quả, ta có:
VGS(v) -5 -4 -2 -1 -0,5 0
ID (mA) 0 2 4 6 8 10
 VGS <0 mạnh: phân cực nghịch quá lớn, vùng khiếm khuyết giao nhau, làm
nghẽn kênh  ID= 0
 VGS = 0 dòng ID= IDSS: dòng bảo hòa.
- Công thức Shockley
Là công thức xây dựng đặc tuyến truyền đạt, nó cho phép tính I D khi có VP, IDSS và
V GS 2
)
biết VGS: ID = IDSS (1- V p (3.1)
Với:JFET kênh N: Vp  VGS  0; JFET kênh P: 0  VGS Vp (3.2)

3.2.4 Đặc tuyến ngõ ra của Fet: ID = f (VDS)

Đặc tuyến ra được vẽ trong PTN hoặc do nhà sản xuất cho. Ví dụ :
ID(mA)
Vùng dòng điện ID không đổi
10 UGS=-0V
Vùng
thuần 8 UGS=-0.5V
trở
6 UGS=-1V
UGS=-2V
4 đánh
thủng
UGS=-4V
2
UDSsat
0 2 3 4 6 8 10 UDS(V)
Hình 3.6:Đặc tuyến ngõ ra của JFET
3.2.5 Các tham số của FET

- Dòng bão hoà IDSS khi VGS= 0
- Điện áp nghẽn VP (hay VGS(off)) thường được cho giá trị cực đại và cực tiểu trong sổ
tay tra cứu tham số FET.
- Dòng điện ngược cực cửa IGSS. Thường IGSS =1mA ở 250C vakhoảng 200mA ở
1000C.
- Điện áp đánh thủng VGDO và VGSO :
 VGDO : là điện áp đánh thủng giữa cực D và G khi S hở mạch
 VGSO : là điện áp đánh thủng giữa cực G và S khi S ngắn mạch với cực D, giá trị
điển hình của mỗi loại điện áp đánh thủng này khoảng 25V.
3.3 MOSFET: (TRANSISTOR TRƯỜNG CÓ CỰC CỬA

CÁCH LY)
FET loại này được cấu tạo gồm một
cổng kim loại cách điện với kênh dẫn qua Source Gate Drain
một lớp điện môi nên được gọi là Si3N4
Transistor trường có cực cửa cách ly IGFET

SiO2
(Insolated- Gate- Field- Effect- Transistor),
N++ N N++
hoặc MIS-FET nói lên cấu trúc của
Transistor gồm kim loại cách điện bán dẫn Nền P (Subtrate)
(Metal- Insolated- Semiconductor- FET).
Trên thực tế người ta thường dùng lớp Hình 3.7:Cấu tạo MOSFET kênh N
oxide cách điện SiO2 hoặc một lớp cách
điện tổ hợp hai hợp chất SiO2 và Si3N4 (Silicon Nitrade) để bảo vệ lớp oxide khỏi sự tác
động của môi trường ngoài để làm lớp điện môi, cho nên nó còn có tên gọi là
MOSFET, tức Transistor trường có cấu trúc kim loại, oxit bán dẫn (Metal-Oxide-
Semiconductor). Ngoài ra nó còn có thể có nhiều tên gọi khác như: MES-FET, SOS-
FET…
Tương tự như JFET, MOSFET cũng có hai loại kênh N và P. Nhưng tùy theo cách
chế tạo vùng bán dẫn làm kênh, người ta chia ra làm hai loại là MOSFET kênh có sẵn
và MOSFET kênh gián đoạn.
3.3.1 MOSFET kênh liên tục
3.3.1.1 Cấu tạo
Từ phiến bán dẫn nền (Substrate) Si loại P, người ta tạo ra trên bề mặt 1 lớp loại N
dùng làm kênh dẫn.
Ở 2 đầu khuyếch tán 2 miền N+ dùng làm cực nguồn (S) và cực máng (D). Trên bề
mặt phiến Si được phủ một lớp oxide cách điện SiO 2 dày khoảng 0,1m hoặc một lớp
cách điện tổ hợp hai hợp chất SiO 2 dày 0,05m và Si3N4 (Silicon Nitrade) dày khoảng
0,07m. Phía trên màng này, đối diện kênh dẫn, gắn 1 băng kim loại dùng làm cực
cửa (G). Thông qua cửa sổ khoét xuyên màng SiO 2 ở vùng thích hợp, người ta phun
kim loại tạo tiếp xúc tuyến tính với 2 vùng N + dùng làm đầu dẫn ra cho cực S và cực
D. Hình thành MOSFET kênh có sẵn loại N như hình 3.7.
Ký hiệuMOSFET như hình 3.8.
MO SF ET N MO SF ET P
Hình 3.8:Ký hiệu MOSFET kênhcó sẵn kênh N, kênh P
+
Xét hoạt động của MOSFET kênh N liên S G D

Si3N4 + -
tục được phân cực như hình vẽ 3.9.
Do MOSFET kênh N liên tục có sẵn một SiO2

N++ N N++
kênh dẫn nối liền hai cực D và S nên dưới
tác dụng của VDS dòng ID được tạo ra bởi
Nền P (Subtrate)
hạt dẫn đa số của kênh. Sau đây ta sẽ xét
thêm vai trò của VGS:
Hình 3.9: Phân cực MOSFET
- Nếu G hởthì dòng ID tăng theo trị số
của VDS tới trị số bảo hòa: ID = IDSS
- Nếu VGS> 0: G (+), nên hút electron thiểu số ở nền P lên kênh dẫn
=> Kênh dẫn rộng ra, nên I D tăng cao hơn Co
IDSS được gọi là chế độ giàu (enhancement). OUT

Ci
F ET N
- Nếu VGS< 0: G(-), nên đẩy electron của RD
Rs
RG
kênh N tái hợp với lỗ trống ở nền P. RC
VGS VD D
Vs
=> Kênh dẫn thu hẹp nên I D giảm, được -
gọi là chế độ nghèo (depletion), và điện

0
thế lúc ID = 0 gọi là điện thế nghẽn VP0. Hình 3.10: Mạch khuếch đại dùng MOSFET.
Tuỳ cực tính của VGS mà MOSFET hoạt động ở chế độ giàu hay nghèo, dùng giá trị
VGS để điều khiển dòng ID tăng hay giảm.Trên cơ sở đó, nếu có tín hiệu xoay chiều v S
đưa đến ngõ vào thì hiển nhiên dòng ID cũng thay đổi theo vS và ngõ ra sẽ nhận được
tín hiệu đã được khuyếch đại.
3.3.1.3 Đặc tuyến truyền đạt
Biểu diễn sự phụ thuộc của dòng ID vào điện thế VGS như hình 3.11.
3.3.1.4 Đặc tuyến ngõ ra
Biểu diễn sự phụ thuộc của dòng ID vào điện thế ra VDS như hình 3.12.
Hình 3-11: Đặc tuyến truyền đạt MOSFET kênhHình

N 3.12: Đặc tuyến ngõ raMOSFET kênh N
Từ nguyên lý hoạt động của MOSFET kênh N ta suy ra nguyên lý hoạt động và các
đặc điểm phân cực của loại MOSFET kênh P.
3.3.2 MOSFET kênh gián đoạn
3.3.2.1 Cấu tạo
Trong MOSFET kênh gián đoạn cũng giống như MOSFET kênh có sẵn, nhưng bây
giờ 2 vùng bán dẫn N+ của cực nguồn S và cực cửa G không dính liền nhau bởi kênh
dẫn N, do đó nó được gọi là kênh gián đoạn.
D D
G G
S S
(b) Ký hiệu MOSFET kênh
(c) Ký gián
hiệu đoạn loại
MOSFET kênhN gián đoạn
loại P
(a) Cấu tạo MOSFET kênh gián đoạn loại N Hình 3.9: MOSFET kênh gián đoạn
- Do kênh gián đoạn nên bình thường không có dòng ID (ID = 0)
- Khi VGS > 0: cực G mang điện tích (+) sẽ hút các điện tử thiểu số ở vùng P lên phía
giữa của 2 vùng N+ Khi lực hút đủ lớn thì số lượng điện tử tăng lên đủ nối liền 2
vùng N+ và lúc này tạo thành kênh liên tục, khi đó dòng điện đi từ D sang S. Điện
thế của cực cho G tăng thì dòng I D càng lớn.Và điện áp VGS khi có dòng ID được gọi
là điện thế thềm VT. Bằng cách thay đổi VGS người ta xác định ID bởi biểu thức sau:
I D =k (V GS −V T )2 với k là hệ số phụ thuộc vào cấu trúc của MOSFET) (3.3)
Ví dụ 3.1: Mosfet có IDSS= 6mA; Vp = 8V, VT= 3V.

Đặc tuyến truyền đạt và đặc tuyến ngõ ra của MOSFET:
Hình 3.14:Đặc tuyến truyền đạt Hình 3.15:Đặc tuyến ngõ ra
3.3.3 Các thông số cần quan tâm khi sử dụng MOSFET

- Điện thế đánh thủng VBR (Voltage Breakdown) là điện thế tối đa có thể áp vào
hai cực của MOSFET. Ta có các điện áp đánh thủng sau:
VBR GS: Điện áp đánh thủng của cực G và S
VBR DG: Điện áp đánh thủng của cực D và G
VBR DS: Điện áp đánh thủng của cực D và S
- Dòng rỉ cực cổng IGSS: Đối với MOSFET, do cực cổng bị cách ly điện nên điện trở
ngõ vào rất lớn (vài trăm M, nên dòng vào IG rất nhỏ, không gây ảnh hưởng đến
hoạt động của MOSFET, xem IG= 0).
3.4 PHÂN CỰC BẰNG ĐỒ THỊ

Giống như transistor (BJT), để xác định điểm làm việc tĩnh Q (I D, VDS) của Fet,
người ta dùng 3 bước:
- Bước 1: Ghi lọai BJT, vẽ các dòng điện IG, ID (hoặc IS). Vẽ các điện áp VGS, VDS.
- Bước 2: Áp dụng Kirchoff 2 cho ngõ vào

V DD
GS, để xác định VGS.
Dùng đặc tuyến truyền đạt hay dùng: Rd
Rg
V GS 2 F ET N
)
 Công thức Shockley : ID = IDSS (1- V p -
VGG +
(nếu JFET hoặc Mosfet kênhcó sẵn)
 Công thức ID = k(VGS –VT)2 (Kênh gián 0
đoạn hay cảm ứng)để xác định ID.

Hình 3.16: Mạch phân cực cố định
- Bước 3: Áp dụng Kirchoff 2 cho ngõ raDS để
xác định điện áp ra VDS.
3.4.1 Phân cực cố định

Ta có : VGG = IG.RG + VGS = 0- VGS(3.4)
 VGS= -VGG :là phương trình đường tự động phân cực cho Fet N
Vẽ đồ thị phương trình (3.4) như hình 3.17.
V GS
)2
- Phương trình Shockley:ID = IDSS (1- V p (3.5)
Vẽ đồ thị phương trình (3.5) như hình 3.17:
VGS 0 Vp/2 Vp
ID IDSS IDSS/4 0
Giao điểm (3.4) và (3.5) =>xác định điểm làm việc Q (VGS, ID) như hình 3.17
(4.4.1)
(4.4.2)
Hình 3.17
- Ta có phương trình ngõ ra: VDD= ID.RD+ VDS V DD= 16V
=> VDS =VDD –ID .RD

RD= 2K
Ví dụ 3.2: Cho mạch khuếch đại dùng FET như hình RG= 1M
F ET N
vẽ bên, Với VDD= 20V, VGG= 2V ; RG=1M ; RD=2K.
-
V GG = 2V
Fet có : IDSS= 10mA; Vp = -8V. Tính VGS, ID, VDS ? +
Giải tương tự trên ta được: 0
Đặc tuyến truyền đạt Đặc tuyến ra

IDmax=10mA UGS= 0V
UGS= -1V
Đường phân cực Đường tải tĩnh
UGS = -VGG=-2V IDQ Q
Q UGS= UGSQ=-2V
UGS= -3V
UGS= - 4V
UGS= - 6V
-2V UDSQ= 8,75V UDSmax= 20V
UGS= UGS(off)=-8V
UGS(off)
Hình ví dụ 3.2
3.4.2 Phân cực kiểu tự phân cực

V DD
Trong thực tế, để tránh dùng 2 nguồn điện thế bất tiện, người
ta dùng kiểu phân cực tự động (self- bias) do điện trở R s trong
Rd
mạch cực nguồn tạo ra. Thật vậy,nối G xuống mass 0v qua điện
trở lớn RG = 100k  1M, thêm Rs ta có mạch phân cực tự động
cho FET như hình 3.18:
Rg Rs
Ta có: 0+ VGS + ID.RS = 0
VGS = - ID.RS: là PT đường tự động phân cực cho Fet N (3.6) 0
Hình 3.18: Mạch phân cực tự động cho FET

ID 0 IDSS/2 IDSS
VGS 0 …. ….
V GS
)2
- Và phương trình Shockley:ID = IDSS (1- V p (3.7)
VGS 0 Vp/2 Vp
ID IDSS IDSS/4 0
Giao điểm (3.6) và (3.7) =>xác định điểm làm việc Q (VGS, ID) như hình 3.19.
(4-3)
(4-4)
Hình 3.19
- Ta có phương trình ngõ ra: VDD= ID.RD + VDS + ID.RS V DD= 20V
=> VDS =VDD –ID (RD + RS )

Rd= 3K 3
Ví dụ 3.3: Cho mạch khuếch đại dùng FET như hình vẽ bên:
Với VDD= 20V, RG=10M ; RD=3K3, Rs= 3K3.
Fet có : IDSS= 6mA, Vp = -6V. Tính VGS, ID, VDS ? Rg= 10M Rs = 3K 3
Giải tương tự trên ta được: 0
Đặc tuyến truyền đạt Đặc tuyến ra

IDSS = 6mA UGS= 0V
Đường phân cực

UGS = -IDRS
3,03
Đường tải tĩnh
1,05 Q
Q UGS= UGSQ=-3,465V
-6V -3,465V UDSQ= 13,07V UDSmax= 20V
UGSQ UGS= UGS(off)=-6V

UGS(off) Hình ví dụ 3.3
3.4.3 Phân cực kiểu cầu phân áp
V DD V DD
Rd Rd
R2 RG
R1 VGG Rs
Rs
0
0
Hình 3.20: Phân cực kiểu cầu phân áp. Hình 3.21: Biến đổi Thevenin
Áp dụng biến đổi Thevenin, ta có:
RG = R1//R2
VGG = VDD.R1/(R1+R2) (3.8)
- Ta có: VGG= 0 + VGS+ RS.ID
=> VGS = VGG – RS.IDđây là PT đường tải tĩnhDC(3.9)
Vẽ đồ thị phương trình (3.9):
ID 0 IDSS/2 IDSS
VGS 0 …. ….
V GS
)2
- Và PT Shockley: ID = IDSS (1- V p (3.10)
Vẽ đồ thị phương trình (3.10):
VGS 0 Vp/2 Vp
ID IDSS IDSS/4 0
Giao điểm (3.9) và (3.10) => xác định điểm làm việc Q (VGS, ID)
- Ta có phương trình ngõ ra: VDD = VDS + ID (RS + RD) (3.11)
=> VDS = ?
V
I  DD
Đường phân cực D max R R
D S
Đường tải tĩnh
U GS  U G  I D .RS
I DQ I DQ
U GS  U GSQ
UG
RS
U GSQ UG U DSQ
§Æc tuyÕn truyÒn ®¹ t §Æc tuyÕn ra
Hình 3.22
V DD= 16V
Ví dụ 3.4: Cho mạch khuếch đại dùng FET như hình vẽ bên:
Với VDD= 16V, R1=2,1M ; R2= 270K, RD=2K4, Rs= 1K5.

Rd= 2K 4
R2= 270K
Fet có : IDSS= 8mA, Vp = -4V. Tính VGS, ID, VDS ?
Giải tương tự trên ta được:

R1= 2M 1 Rs = 1K 5
IDSS=8mA
UGS= 0V
Đường phân cực
U GS  U G  I D .RS Đường tải tĩnh
4,1mA
Q IDQ=2,4mA Q UGSQ=-1,8V
1,21mA
UGSQ=-1,8V UG=-1,82V UDSQ=6,64V

-4V VDD=16V
§ Æc tuyÕn truyÒn ®¹ t § Æc tuyÕn ra

Hình ví dụ 3.4
3.4.4 Phân cực kiểu hồi tiếp VD D
Ta có: VDD= IDRd + IGRg + VGS Rd

Rg
=> VGS = VDD –IDRd (3.12) (4-
V GS 2
) MO SF ET N
Và: ID = IDSS (1- V p (Kênh có sẵn);
ID = k(VGS –VT)2 (Kênh cảm ứng) (3.13)
Và VDD = VDS + IDRd (3.14) 0
Từ (3.12), (3.13), (3.14)=> VGSQ, IDQ Hình 3.23

Ví dụ 3.5: Cho mạch khuếch đại dùng MOSFET như

hình bên: VD D = 1 2 V
Với VDD= 12V, Rg= 10M, Rd=2K

Rd
2K
MosFet có: IDSS= 6mA, VGS(on) = 8V, VT=3V. Rg
Tính VGS, ID, VDS ? 10M

MO SF ET N
Giải tương tự trên ta được:
Mosfet kênh gián đoạn: ID = k(VGS –VT)2
Cặp điểm làm việc của MOSFET:

0
UGS(on) và IDSS nên tính được hệ số k:
I DSS 6 mA
k= 2
= 2
=0 , 24 mA /V 2
(V GS −V T ) (8−3 )
Hình ví dụ 3.5
TÓM TẮT
So sánh BJT và FET:
BJT FET
- BJT Là linh kiện điều khiển bằng - FET Là linh kiện điều khiển bằng áp,
dòng, sử dụng hai hạt tải đa số và chỉ dùng một loại hạt tải là hạt tải đa số,
thiểu số, nên tính ổn định không cao. nên ổn định.
- có
- BJT có dòng ngõ ra phụ thuộc dòng FET hoặc MOSFET kênh liên tục:
ngõ vào theo công thức: IEIC = IB dòng ra được tính bởi công thức
IC Shockley:
ID D
V GS 2
N PN G )
FE T
IB IDS (1- V p
S
V γ IE VGS
S
Với: Điện áp ngưỡng: Vγ= 0,5- 0,7V

(Diode Si)
Với: Vp (punch off) được gọi là điện thế
nghẽn, khi ID=0.
IDSS: được gọi là dòng bảo hòa khi VGS = 0
Với: JFET kênh N: Vp  VGS  0
JFET kênh P: 0  VGS Vp
- MOSFET kênh gián đoạn: Do kênh gián

đoạn nên bình thường không có dòng I D
(ID = 0), khi VGS≥ Vγ thì dòng ra được tính
2
I =k (V GS −V T ) (với k là
bởi công thức: D
hệ số phụ thuộc vào cấu trúc của
MOSFET), nên nguyên tắc hoạt động

tương tự BJT.
- Loại nối JFET (Junction Fet):
JFET N JFET P
JFET kênh N JFET kênh P
Hình 4.1: Ký hiệu JFET
- Loại có cửa cách điện MOSSFET (Metal- Oxide-Semiconductor Fet): gồm 2

loại
 MOSFET kênh có sẵn:
MOSFET kênh có sẵn loại N MOSFET kênh có sẵn loại P
Hình 4.2: Ký hiệu MOSFET kênh có sẵn
 MOSFET kênh gián đoạn:
D D
G G
S S
MOSFET kênh gián đoạn loại N MOSFET kênh gián đoạn loại P
Hình 4.3: Ký hiệu MOSFET kênh gián đoạn

BÀI TẬP
Bài 3.27:Cho mạch khuếch đại dùng FET như hình bài 3.1
Fet có : IDSS= 4mA, Vp = -4V. Tính VGS, ID, VDS ?
VD D = 1 2 V
VD D = 1 2 V
Rd Rd
5K 5K
Rd
JFET N JFET N
1M
2V Rg Rs
1M 1K
0 0
Hình bài 3.1 Hình bài 3.2
Bài 3.28:Cho mạch khuếch đại dùng FET như hình bài 3.2
Fet có : IDSS= 4mA, Vp = -4V. Tính VGS, ID, VD ?
Bài 3.29:Cho mạch khuếch đại dùng MOSFET kêng gián đoạn như hình bài 3.3
Fet có : k=1 (mA/V2), Vp = -4V. Tính VG, VD ?
VD D = 2 4 V
Rd
R1 5K
10M
MO SF ET
R2
2M
Hình bài 3.3
0
BÀI 4: MẠCH KHUẾCH ĐẠI THUẬT

TOÁN(OP-AMP)
- Hiểu khái niệm về vi mạch tích hợp hay IC (Integrated- Circuit).
- Nắm vững và vận dụng các thông số kỹ thuật của Opamp trong thiết kế.
- Nhận dạng được kiểu mạch khuếch đại thuật tóan dùng Opamp và ứng dụng để
thiết kế các mạch Opamp cơ bản như: Mạch so sánh, mạch khuếch đại đảo và
không đảo, mạch đệm, mạch cộng, mạch trừ ….
4.1 TỔNG QUÁT

Vi mạch là mạch điện gồm nhiều linh kiện Transistor, diode, điện trở … được tích
hợp trên một một miếng tinh thể có kích thước rất nhỏ, các linh kiện này liên kết với
nhau thực hiện một số chức năng đã định và được bọc bên ngòai bằng vỏ plastic hoặc
kim lọai, nên nó còn được gọi là mạch điện tích hợp hay IC (Integrated- Circuit).
Với công nghệ ngày nay, trên một mm 2 có thể chế tạo được hàng trăm nghìn
Transistor và diode, và số lượng transistor với diode trên một đơn vị 1mm 2 được dùng
làm thông số đánh giá mật độ tích hợp (Transistor + diode/1mm 2).
Ưu điểm của công nghệ chế tạo này là tạo ra các IC có độ tin cậy cao, kích thước
nhỏ, chứa nhiều phần tử , giá thành hạ, tiêu thụ công suất ít.
Trong các chương trên đây, ta đã xét các dạng mạch khuếch đại khác nhau, trong
đó mỗi mạch có các đặc trưng khác nhau. Trong chương này, ta sẽ xét một dạngtích
hợp các mạch khuếch đại cơ bản trên để có được một mạch khuếch đại lý tưởng được
gọi là mạch khuếch đại thuật toán hay còn gọi là OP-AMP.
Khuếch đại thuật toán còn gọi là OP-AMP (Operational Amplifier) là các vi mạch điện
tử dưới dạng tích hợp IC (Intergrated Circuit). Khuếch đại thuật toán thường được
dùng vào việc giải quyết những phương trình toán học hoặc các lĩnh vực khác như tạo
tín hiệu, khuếch đại...
Việc sử dụng vi mạch thuật toán trong hai lĩnh vực chính:
- Tuyến tính: gồm các bộ khuếch đại AC, lọc tích cực, khuếch đại DC ...
- Phi tuyến: các mạch tạo sóng sin, vuông, tam giác, tạo hàm, so sánh...
4.2 SƠ ĐỒ KHỐI CỦA OP-AMP

Một OPAMP cơ bản có sơ đồ khối như hình 4.1 sau:
Hình 4.1: Sơ đồ khối của OP AMP
Trong sơ đồ khối hình 4.1 trên, các khối có nhiệm vụ sau:
Khuếch đại vi sai 1: có nhiệm vụ khuếch đại và định trở kháng nhập.
Khuếch đại vi sai 2: có nhiệm vụ khuếch đại để có hệ số khuếch đại điện áp Avrất
lớn.
Dời mức DC: dời mức cao xuống mức thấp hay từ mức thấp lên cao nhằm thỏa
trạng thái DC của mạch.
Khuếch đại ra: thường dùng dạng mạch khuếch đại công suất OTL hay OCL nhằm
bảo đảm dòng ra cực đại và định trở kháng ra.
4.3 KÝ HIỆU
OPAMP được ký hiệu một trong hai dạng như hình sau:
Hình 4.2: Các dạng ký hiệu của OP-AMP

Vo: ngõ ra tín hiệu so với mass.
V+ : ngõ nhập không đảo, có nghĩa là tín hiệu vào và ra cùng pha nhau hình 5.3.
V_: ngõ nhập đảo, có nghĩa là tín hiệu vào và ra đảo pha nhau hình 5.4
Hình 4.3: Dạng khuếch đại không đảo
Hình 4.4: Dạng khuếch đại đảo

Hình dạng Vi mạch khuyếch đại thuật toán 741 có hai đầu vào "Inverting ( - )":
Đảo, "NON-Inverting (+)": Thuận và đầu ra ở chân 6.
Hình 4.5: Cấu tạo bên trong của Op-amp 741

4.4 CÁC THÔNG SỐ KỸ THUẬT CỦA OP-AMP
- Hệ số khuếch đại điện áp AVo: rất lớn và còn được gọi là hệ số khuếch đại
vòng hở.
- Trở kháng vào vi sai : thường được xem rất lớn, tiến đến ∞.
- Trở kháng ra : thường được xem rất bé, thường được cho tiến về 0.
- Dòng điện ra cực đại iLmax : là dòng cực đại mà OP- AMP cung cấp cho tải hình 4.6
Hình 4.6
- Điện áp cung cấp cực đại ± VCC: là nguồn cung cấp cực đại cho Op-amp.
- Biên độ điện áp ra cực đại Vomax: là biên độ tín hiệu ra lớn nhất để không bị méo,
thông thường, ta có
- Điện áp vào cực đại Vimax: là biên độ tín hiệu lớn nhất không làm méo tín hiệu ra.
- Chú ý: Từ các thông số trên ta có nhận xét như sau :
Opamp là một mạch khuêch đại vi sai (nghĩa là khuếch đại sự sai biệt của 2 ngõ vào):
Vo = Av(V+ -V-)
Mà Av -> , V0 -> VCC
Do đó: V+ = V- (Khi có tín hiệu vào, xem như V+ nối V-)
Và Zi =,nên i+ = i- = 0(không có dòng vào Opamp)
Kết luận: Hai đặc tính này để giải các bài tập về Opamp.
4.5 ỨNG DỤNG CỦA OP- AMP

4.5.1 Mạch so sánh
+Vcc
7
V+ 3 +
6 Vo
2
V- -
4
-Vcc
Hình 4.7
V+> V- =>
V+< V- => (4.1)
V+ = V- => Vo = 0
Hình 4.8
Hình 4.9
4.5.2 Mạch khuếch đại dùng Opamp

a. Khuếch đại đảo:
Ta có: ii = if
if Rf
Ri ii
Vi 2 -
V- 6
3 + Vo
R3
=>
(4.2) Hình 4.10
0
=>
(4.3)
b. Khuếch đại không đảo:
Ta có: ii = if
if Rf
Ri ii
2 -
V- 6
0 Vi 3 + Vo
Hình 4.11
(4.4)
=>
với V+ = vi
Vậy : (4.5)
c. Khuếch đại đệm:
- Mạch đệm không đảo: -

Vo
Vi +
Ta có: v0 = vi
Hình 4.12
Vậy: (4.6) R
R
- Mạch đệm đảo: Vi -
+
Vo
(4.7) Hình 4.13
4.5.3 Mạch thực hiện các phép toán dùng Opamp

a. Mạch cộng:
- Mạch cộng đảo:

if
Tại nút V- ta có: i1 + i2 = i3 R3
i1
R1
V1
i2
R2
V2 - Vo
i2 +
Hình 4.14a
=> (4.8)
Chọn R1 = R2 = Rf, vậy :v0 = - (v1 + v2) (4.9)
- Mạch cộng không đảo:

if
Tại nút V- ta có: Ri Rf
i1 - Vo
R1
ii = if V1 +
i2
R2
V2 i2
Hình 4.14b
(4.10)
Tại nút V+ ta có: i1+ i2 = 0
(4.11)
Thế (4.11) vào (4.10), ta được:
Chọn R1 = R2 = Rf = …. = Rn , ta có : v0 = (v1 + v2) (4.12)

b. Mạch trừ:
ii if
Tại nút V- ta có: ii = if V1 R1 R2
- Vo
V2 R3
+
R4
Hình 4.15
=>
Với: (4.13)
Chọn R1 = R2 = R3 = R4 , vậy:v0 = -v1 + v2 (4.14)
TÓM TẮT
1. OPAMP được ký hiệu một trong hai dạng như hình sau:
2. Các thông số kỹ thuật của op-amp:
- Hệ số khuếch đại điện áp AVo: rất lớn và còn được gọi là hệ số khuếch đại vòng hở.
- Trở kháng vào vi sai Zi: thường được xem rất lớn, tiến đến ∞.
- Trở kháng raZo: thường được xem rất bé, thường được cho tiến về 0
- Điện áp cung cấp cực đại ± VCC: là nguồn cung cấp cực đại cho Op-amp
- Biên độ điện áp ra xoay chiều cực đại V omax: là biên độ tín hiệu ra lớn nhất để
không bị méo, thông thường, ta có
3. Các ứng dụng của Opamp
a. Mạch so sánh dùng Opamp
V+> V- =>
V+< V- =>
V+ = V- => Vo = 0
b. Mạch khuếch đại dùng Opamp
- Mạch khuếch đại không đảo:
- Mạch khuếch đại đảo:

-
Vo
Vi +
R
Vi -
+
Vo
- Mạch khuếch đại đệm
 Mạch đệm không đảo: v0 = vi
 Mạch đệm đảo: v0 = - vi
c. Mạch thuật toán dùng Opamp
- Mạch cộng: R3
R1
V1
R2
Mạch cộng đảo: V2 - Vo
+
Chọn R1 = R2 = R3,
vậy: v0 = - (v1 + v2)
Mạch cộng không đảo:
Chọn R1 = R2 = Rf = …. = Rf,
vậy: v0 = (v1 + v2)
- Mạch trừ V1 R1 R2
- Vo
V2 R3
+
R4
Chọn R1 = R2 = R3 = R4 ,
vậy: v0 = -v1 + v2
BÀI TẬP
Bài 4.30:Cho mạch khuếch đại như hình bài 4.1. Hãy xác định giá trị biến trở x (k)
vo
|A v|=| |=100
để hệ số khuếch đại vi . Với R1 = 1K, P1= 200K, R2= 10K.
R3 R4
- Vo
Vi R1
+
R2
Hình bài 4.1 Hình bài 4.2
Bài 4.31:Cho mạch khuếch đại như hình bài 4.2. Hãy xác định V O theo Vi.
Với R1 = 10K, R2= 10K, R3 = 10K, R4= 1M.
Bài 4.32:Cho mạch khuếch đại như hình bài 4.3. Hãy xác định V O theo Vi (hay Av= ?)
Với R1 = 10K, R2= 1M, R3 = 10K, R4= 10K, R5= 150K, R6= 10K.
R6 R5
R2
R1 - Vo
Vi - R3
+
+
R4
Hình bài 4.3
Bài 4.33:Cho mạch khuếch đại như hình bài 4.4. Hãy tính Vo = ?
Với R1 = 500K, R2= 1M, R3 = 1M, Rf= 1M. V1= 1V, V2= 2V, V3= 3V.
R1 Rf
V1
R2
V2
R3
V3 - Vo
+
Hình bài 4.4
Bài 4.34:Cho mạch khuếch đại như hình bài 4.5. Hãy tính VO theo V1, V2 , V3 ?
Với R1 = 10K, R2= 100K, R3 = 10M, R4= 10K, R5= 10K, R6= 10K,
R7= 10K, R8= 100K, R9= 200K.
R3 R5 R9
R1
V1
R2
V2 - Vo1 R4
- Vo2 R8
+ - Vo
V3 +
+
R6
R7
Hình bài 4.5

BÀI 5: LINH KIỆN NHIỀU MỐI

NỐI PNPN VÀ ỨNG
DỤNG(PNPN OTHER
DEVICES AND
APPLICATIONS)
- Hiểu được khái niệm vùng điện trở âm.
- Nắm vững nguyên lý hoạt động của cấu tạo, hoạt động, thông số kỹ thuật và các
mạch ứng dụng của các linh kiện như:
 SCR : Silicon Controlled Rectifier (bộ nắn điện điều khiển được bằng chất
Silicum)
 SCS : Silicon – Controlled Switch
 DIAC: Diode Ac semiconductor switch (Công tắc bán dẫn xoay chiều hai cực)
 TRIAC : Triod AC semiconductor switch (Công tắc bán dẫn xoay chiều ba cực)
 GTO: Gate Turn-Off Switch
 Phototransistors (Transistor quang)
 Bộ ngẫu hợp quang điện (Opto-Isolators)
 Các bộ nối quang.

5.1 KHÁI NIỆM VÙNG ĐIỆN TRỞ ÂM

Trong một mạch điện, khi V tăng thì I tăng thì tỉ số V/I được gọi là điện trở
dương.
Ngược lại khi V tăng, I giảm thì tỉ số V/I được gọi là điện trở âm.
V
(a) Điều khiển bằng dòng điện (b) Điều khiển bằng điện áp
Hình 5.1: Đặc tuyến V-I của linh kiện điện trở âm.
I I
V V
Các linh kiện điện trở âm như họ Thyristor đều làm việc ở chế độ đóng ngắt bởi
đặc tuyến Volt-ampre của chúng có vùng điện trở âm(dòng tăng, áp giảm và ngược
lại) như hình 5.1.
Các linh kiện điện trở âm được ứng dụng rất mạnh trong lĩnh vực điện tử công
nghiệp như: dao động tạo xung, chỉnh lưu có điều khiển… Trong phần này chúng ta sẽ
khảo sát hoạt động của SCR, SCS, DIAC, TRIAC, GTO và các ứng dụng cơ bản của
chúng.
5.2 SILICON-CONTROLLED RECTIFIER (SCR)

Silicon Controlled Rectifier (bộ nắn điện điều khiển được bằng chất
Silicum)
5.2.1 Cấu tạo

SCR gồm bốn chất bán dẫn P–N ghép nối tiếp với nhau. Người ta có thể xem SCR
giống như hai transistor gồm một NPN và một PNP ghép lại theo kiểu cực C của NPN
nối với cực B của PNP và ngược lại cực C của PNP nối với NPN như hình 5.1c
A: anot (cựcdương) K: Cathod (cực âm) G: gate (cực cửa)
G SCR
(a) Ký hiệu (b) hình dạng (c) cấu tạo SCR
Hình 5.1: Ký hiệu, hình dạng và cấu tạo SCR

Để phân tích nguyên lý hoạt động của SCR, xét mạch thí nghiệm hình 5.2:
Mạch điện hình 5.2b là mạch thí nghiệm được vẽ theo kiểu xem SCR như hai
Transistor, gọi T1 là Transistor NPN và T2 là Transistor loại PNP.
a. Trường hợp cực G để hở hay cực G = 0V.
Khi cực G có VG = 0Vcó nghĩa là Transistor T1 không có phân cực ở cực B nên T1
ngưng dẫn.Khi T1 ngưng dẫn, IB1 = 0, IC1 = 0 nên IB2 = 0 và T2 cũng ngưng dẫn.
Như vậy trường hợp này SCR không dẫn điện được, dòng điện qua SCR là I A = 0 và
VAK = VCC.
Tuy nhiên tăng điện thế nguồn V CC lên đến mức đủ lớn làm V AK tăng theo đến điện
thế ngưỡng VBO (Breakover) thì điện thế VAK giảm xuống giống như diode và dòng điện
IA tăng nhanh. Lúc này SCR chuyển sang trạng thái dẫn điện. Dòng điện ứng với lúc
điện thế VAK bị giảm nhanh gọi là dòng điện duy trì I H (holding). Sau đó, đặc tính
giống như một diode nắn điện.
(Hình 5.2a) (Hình 5.2b)
Hình 5.2: Ký hiệu và cấu tạo SCR
b. Trường hợp cực G có VGK lớn hơn 0V.
Khi đóng công tắc để cấp nguồn V DC được giảm thế qua RG cho cực G thì SCR dễ
chuyển sang trạng thái dẫn điện. Lúc này Transistor được phân cực ở cực B nên dòng
điện IG vào cực cổng chính là I B1 làm T1 dẫn cho ra IC1, dòng điện IC1 chính là dòng
điện IB2 nên lúc đó T2 cũng dẫn điện và cho ra dòng điện I C2 cung cấp ngược lại cho T 1
và IC2 = IB1. Nhờ đó mà SCR sẽ tự duy trì trạng thái dẫn và không cần có dòng I G liên
tục.
Ta có: IC1 = IB2 và IC2 = IB1.
Theo nguyên lý này dòng điện qua hai Transistor sẽ được khuếch đại lớn dần và
hai Transistor sẽ chạy ở trạng thái bảo hoà, khi đó điện thế V AK giảm rất nhỏ ( 0.7V)
V CC −V AK V CC
I A= ≈
và dòng điện qua SCR là: RL RL
Qua thực nghiệm cho thấy khi dòng điện I G càng lớn thì điện thế ngưỡng V BO càng
thấp tức là SCR dễ dẫn điện. Hình 5.3 là đặc tính của SCR với ba trừơng hợp I G = 0 và
IG2> IG1 > 0.
c. Trường hợp phân cực ngược SCR.

Phân cực ngược SCR là nối cực A vào cực âm và cực K vào cực dương của nguồn
VCC, trường hợp này giống như một diode được phân cực nghịch, SCR sẽ không dẫn
điện mà chỉ có dòng điện rỉ rất nhỏ đi qua. Khi điện thế ngược lên đủ lớn thì SCR sẽ bị
đánh thủng và dòng điện qua theo chiều ngược lại. Điện thế ngược đủ đánh thủng
SCR là VBR. Thông thường trị số VBR và VBO bằng nhau và ngược dấu.
5.2.3 Các thông số kỹ thuật của SCR:

Khi sử dụng SCR phải biết các thông số kỹ thuật qua trọng để tránh làm hỏng SCR
do dùng sai chỗ hoặc sai điện áp giới hạn cho phép.
- Dòng điện thuận cực đại:
Là dòng điện anod IA trung bình lớn nhất mà SCR có thể chịu đựng được liên tục.
Trong trường hợp dòng lớn, SCR phải được giải nhiệt đầy đủ. Dòng thuận tối đa tùy
thuộc vào mỗi SCR, có thể từ vài trăm mA đến hàng trăm Ampere.
- Điện thế ngược cực đại:
Đây là điện thế ngược lớn nhất có thể đặt vào giữa A và K mà SCR chưa bị đánh
thủng nếu vược qua trị số này thì SCR sẽ bị đánh thủng điện thế ngược cực đại SCR
thường là vài chục Voltcả ngàn Volt.
- Dòng chốt (latching current)- hay dòng duy trì (holding current):
Là dòng thuận tối thiểu để giữ SCR ở trạng thái dẫn điện sau khi SCR từ trạng thái
ngưng sang trạng thái dẫn. Dòng chốt thường lớn hơn dòng duy trì chút ít ở SCR công
suất nhỏ và lớn hơn dòng duy trì khá nhiều ở SCR.
- Dòng điện kích cực cổng G cực tiểu: IGmin
Như đã thấy, khi điện thế V AK lớn hơn VBO thì SCR sẽ chuyển sang trạng thái dẫn
điện mà không cần dòng kích I G. Tuy nhiên trong ứng dụng, thường người ta phải tạo
ra một dòng cổng để SCR dẫn điện ngay.
Tùy theo mỗi SCR, Dùng IGmin từ một mA đến vài chục mA.SCR có công suất càng
lớn thì cần dòng kích lớn. Tuy nhiên chú ý là dòng cổng không được quá lớn, có thể
làm hỏng nối cổng-catod của SCR.
- Thời gian mở SCR.
Là thời cần thiết hay là độ rộng xung kích để SCR có thể chuyển từ trạng thái
trạng thái ngưng sang trạng thái dẫn . Thời gian mở vài S.
- Thời gian tắt:
Theo nguyên lý SCR sẽ tự duy trì trạng thái dẫn điện sau khi được kích. Muốn SCR
đang ở trạng dẫn chuyển sang trạng thái ngưng thì phải cho I G = 0 và điện thế V AK =
0 . Để SCR có thể tắt thì thời gian cho V AK phải đủ dài , nếu không khi V AK tăng cao lại
ngay thì SCR sẽ dẫn trở lại, thời gian tắt của SCR khoảng vài chục S. Như vậy, SCR
là linh kiện chậm, hoạt động ở tần số thấp, tối đa khoảng vài chục KHz.
- Tốc độ tăng điện thế dv/dt:
Ta có thể làm SCR dẫn điện bằng cách tăng điện thế anod
lên đến điện thế quay về V hoặc bằng cách dùng dòng
BO
kích cực cổng. Một cách khác là tăng điện thế anode nhanh,
tức dv/dt lớn mà bản thân điện thế V anod không cần lớn.
Thông số dv/dt là tốc độ tăng thế lớn nhất mà SCR chưa
dẫn, trên vị trí này SCR sẽ dẫn điện. Lý do là có một điện Hình 5.4
dung nội C giữa hai cực nền của transistor trong mô hình
b
tương đương của SCR. dòng điện qua tụ là: , Dòng điện này chạy vào cực
nền của T1. Khi dV/dt đủ lớn thì icb lớn đủ sức kích SCR. Người ta thường tránh hiện
tượng này bằng cách mắc một tụ C và điện trở R song song với SCR để chia bớt dòng
icb như hình 5.4.
5.2.4 SCR hoạt động ở điện thế xoay chiều

Khi SCR hoạt động ở điện thế xoay chiều tần số thấp (thí dụ 50Hz hoặc 60Hz) thì
vấn đề tắt SCR được giải quyết dễ dàng. Khi không có xung kích thì mạng điện xuống
gần 0V, SCR sẽ ngưng. Dĩ nhiên ở bán kỳ âm SCR không hoạt động mặc dù có xung
kích.
Hình 5.5: SCR hoạt động ở điện thế xoay chiều.
Để tăng công suất cho tải, người ta cho SCR hoạt động ở nguồn chỉnh lưu toàn kỳ
như hình 5.6.
Hình 5.6: SCR hoạt động ở điện thế xoay chiều.
Vì điện 50Hz có chu kỳ T=1/50=20mS nên thời gian điện thế xấp xỉ 0V đủ làm
ngưng SCR.
5.2.5 Vài ứng dụng đơn giản

a. Mạch cảnh báo ánh sáng:
Hình 5.6 cho thấy sử dụng SCR để phát hiện

sự quá sáng dùng cảm biến quang trở.
- Khi ánh sángrơi trên LDR có cường độ bình thường, giá trị của R LDR là đủ cao và
điện áp trên R1 là không đủ để kích hoạt SCR.
- Tuy nhiên, khi ánh sáng tăng mạnh, R LDR

giảm và giảm điện áp qua R1 trở thành cao Hình 5.7: SCR sử dụng trong mạch
đủ để kích hoạt SCR. Do đó, các buzzer âm cảnh báo ánh sáng
thanh báo động.
Lưu ý rằng ngay cả khi ánh sáng mạnh biến mất,còi vẫn tiếp tục âm thanh báo
động. Đó là bởi vì một khi SCR đượckích thì cực cổng mất kiểm soát.
b. Mạch đèn khẩn cấp khi mất điện:
Hình 5.8: SCR sử dụng trong mạch đèn khẩn cấp khi mất điện.
Bình thường đèn 6V cháy sáng nhờ nguồn điện qua mạch chỉnh lưu. Lúc này SCR
ngưng dẫn do bị phân cực nghịch, accu được nạp qua D , R . Khi mất điện, nguồn
1 1
điện accu sẽ làm thông SCR và thắp sáng đèn.
c. Mạch nạp accu tự động:
- Khi accu nạp chưa đầy, SCR1 dẫn, SCR2 ngưng.
- Khi accu đã nạp đầy, điện thế cực dương lên cao, kích SCR2 làm SCR2 dẫn, chia
bớt dòng nạp bảo vệ accu.
- VR dùng để chỉnh mức bảo vệ (giảm nhỏ dòng nạp).

Hình 5.9: SCR sử dụng trong mạch nạp accu tự động.
5.3 SCS (SILICON – CONTROLLED SWITCH)

SCS còn được gọi là Tetrode thyristor (thyristor có 4 cực). Về mặt cấu tạo, SCS
giống như SCR nhưng có thêm một cổng gọi là cổng anod nên cổng kia ở SCR được
gọi là cổng catod.
Nhưng khi ta áp một xung dương vào cổng catod thì SCS dẫn điện. Khi SCS đang
hoạt động, nếu ta áp một xung dương cổng anod thì SCS sẽ ngưng dẫn. Như vậy, đối
với SCS, cổng catod dùng để mở SCS, và cổng anod dùng để tắt SCS. Tuy có khả
năng như SCR, nhưng thường người ta chỉ chế tạo SCS công suất nhỏ (phần lớn dưới
vài trăm miniwatt) và do cổng catod rất nhạy (chỉ cần kích cổng catod khoảng vài
chục μA) nên SCS được ứng dụng làm một switch điện tử nhạy.
Hình 5.10: SCS

Ứng dụng sau là một mạch báo động dùng SCS như một cảm biến điện thế:
Hình 5.11: Hình dạng và ứng dụng củaSCS
5.4 DIODE AC SEMICONDUCTOR SWITCH (DIAC)

Diac (Diode Ac semiconductor switch): Công tắc bán dẫn xoay chiều hai cực
5.4.1 Cấu tạo

Về cấu tạo DIAC giống như một SCR không có cực cổng hay đúng hơn là một
transistor không có cực nền. Hình sau đây mô tả cấu tạo, ký hiệu và mạch tương
đương của DIAC.
Hai cực hai đầu được gọi là T1 và T2 và do tính chất đối xứng của Diac nên không
cần phân biệt T1 và T2
Hình 5.12: Cấu tạo, ký hiệu và hình dạng DIAC

Khi có một hiệu điện thế một chiều theo một chiều nhất định thì khi đến điện thế
VBO, Diac dẫn điện. Và khi áp hiệu điện thế theo chiều ngược thì đến trị số -V BO, DIAC
cũng dẫn điện. Diac thể hiện một điện trở âm (điện trở hai đầu diode giảm khi dòng
qua Diac tăng).
Đặc tính này giống đặc tính của Diode Zener ghép nối tiếp nhưng ngược chiều
nhau như hình 5.13b. Thực tế, khi không có Diac người ta có thể dùng hai Diode
zener có điện thế Zener thích hợp để thay thế.
Điện thế này được gọi là điện thế ngưỡng (Breakover) và dòng điện qua Diac ở
điểm VBO là dòng điện ngưỡng IBO.
Điện thế VBO của Diac có giá trị trong khoảng 20 V đến40V . Dòng điện IBO có giá trị
từ vài chục đến vài trăm A.
(a) Đặc tuyến Diac (b) Mạch tương đương của Diac
Hình 5.13: Đặc tuyến V-A củaDiac.
Hình 5.13a cho thấy đặc tính của Diac: Khi có điện thế đặc vào hai chân T 1 – T2
của Diode Zener Z1– Z2 thì sẽ phân cực thuận một Diode Zener cho điện thế V D 0.7V
và phân cực ngược Diode Zener tạo ra hiệu ứng Zener cho ra điện thế V Z.
Như vậy điện thế VBO của Z1 – Z2 chính là:VBO = VD + VZ
Khi đổi chiều dòng điện ngược lại thì vẫn có một Zener phân cực nghịch nên cũng
có điện thế VBO theo công thức trên.
Nếu khéo chọn điện thế V Z của Zener ta có thể tạo ra được nhiều linh kiện có đặc
tính tương đương Diac vói nhiều cấp điện thế VBO khác nhau.
5.4.3 Mạch ứng dụng

Trong ứng dụng, Diac thường được dùng để mở Triac. Thí dụ như mạch điều chỉnh
độ sáng của đèn.
Ở bán kỳ dương thì điện tăng, tụ nạp

điện cho đến điện VBO thì Diac dẫn, tạo
dòng kích cho Triac dẫn điện. Hết bán
kỳ dương, Triac ngưng. Đến bán kỳ âm
tụ C nạp điện theo chiều ngược lại đến
điện thế -VBO, Diac lại dẫn điện kích
Triac dẫn điện. Ta thay đổi VR để thay
đổi thời hằng nạp điện của tụ C, do đó
Hình 5.14: Mạch ứng dụng của Diac.
thay đổi góc dẫn của Triac đưa đến làm
thay đổi độ sáng của bóng đèn.
5.5 TRIOD AC SEMICONDUCTOR SWITCH

(TRIAC)
Triac: Triod AC semiconductor switch (Công tắc bán dẫn xoay chiều ba cực)
5.5.1 Cấu tạo

Triac gồm các lớp bán dẫn P, N ghép nối tiếp nhau như hình 5.15 và đươc nối ra ba
chân, hai chân đầu cuối được gọi là T1 – T2 và một chân là cửa G.
Hình 5.15: Cấu tạo và hình dạng Triac.
Triac có thể được xem như là hai SCR ghép song song và ngược chiều nhau sao
cho có chung cực của G.Từ cấu tạo và ký hiệu Triac được xem như hai SCR mắc song
song và ngược chiều nhau.
Hình 5.16: Ký hiệu và mạch tương đương của Triac.
5.5.2 Nguyên lý hoạt động:

Xem hình 5.17, theo cấu tạo một Triac được xem như hai SCR mắc song song và
ngược chiều nên khi khảo sát đặc tính của Triac người ta khảo sát như thí nghiệm trên
hai SCR:
Hình 5.17: Nguyên lý hoạt động của Triac.
- Khi cực T2 có điện thế dương và cực G kích xung dương thì Triac dẫn điện theo
chiều từ T2 qua T1.
- Khi cực T2 có điện thế âm và cục G được kích xung âm thì Triac dẫn điện theo
chiều từ T1 qua T2 .
- Khi Triac được dùng trong mạch điện xoay chiều công nghiệp thì nguồn có bán kỳ
dương, cực G cần được kích xung dương; khi nguồn có bán kỳ âm, cực G cần được
kích xung âm. Triac cho dòng điện qua được cả hai chiều và khi đã dẫn thì điện thế
trên hai cực T1 và T2 rất nhỏ nên được coi như công tắc bán dẫn dùng trong mạch
điện xoay chiều.
5.5.3 Đặc tính

Triac có đặc tính Volt Ampere gồm hai phần đối xứng nhau qua điểm O, hai phần
này giống như hai đặc tuyến của hai SCR mắc ngược chiều nhau.
Hình 5.18: Đặc tuyến V-A của Triac.
5.5.4 Các cách kích Triac

Theo phần nguyên lý của Triac thì Triac cần được kích xung dương khi cục T 2 có
điện thế dương và cần được kích xung âm khi cục T 2 có điện thế âm.
Hình 5.19: Các cách kích của Triac.
Thực ra Triac có thể kích bằng bốn cách như trong hình 5.16 trong đó cách thứ
nhất vá cách thứ hai được gọi là cách kích thuận vì đúng theo nguyên lý và chỉ cần
dòng điện kích có trị số nhỏ hơn cách thứ ba và thứ tư.
5.5.5 Mạch ứng dụng Triac

Triac dùng kích dẫn trong mạch xoay chiều.
Hình 5.20: Mạch ứng dụngcủa Triac.
5.6 GTO (GATE TURN-OFF SWITCH)

GTO là một linh kiện có 4 lớp bán dẫn PNPN như SCR. Cấu tạo và ký hiệu được mô
tả như sau:
Hình 5.21: Cấu tạo, ký hiệu và hình dạng GTO.
Tuy có ký hiệu khác với SCR nhưng các tính chất thì tương tự. Sự khác biệt cơ bản
cũng là sự tiến bộ của GTO so với SCR là có thể mở hoặc tắt GTO chỉ bằng một cổng
(mở GTO bằng cách đưa xung dương vào cực cổng và tắt GTO bằng cách đưa xung
âm vào cực cổng).
So với SCR, GTO cần dòng điện kích lớn hơn (thường hàng trăm mA) nữa của GTO
là tính chuyển mạch. Thới gian mở của GTO cũng giống như SCR (khoảng 1μs),
nhưng thời gian tắt (thời gian chuyển từ trạng thái dẫn điện sang trạng thái ngưng
dẫnthì nhỏ hơn SCR rất nhiều (khoảng 1μs ở GTO và từ 5μs đến 30μs ở SCR). Do đó
GTO dùng như một linh kiệncó chuyển mạch nhanh. GTO thường được dùng rất phổ
biến trong các mạch đếm, mạch tạo xung, mạch điều hoà điện…
Sau đây là một ứng dụng của GTO để tạo sóng răng cưa kết hợp với diod zener
như hình 5.22:
- Khi cấp điện, GTO dẫn, anod và catod xem như nối tắt. C1 nạp điện đến điện thế
VAA, lúc đó VGK< 0 làm GTO ngưng dẫn. Tụ C1 xả điện qua R3= VR+ R2. Thời gian
xả điện tùy thuộc vào thời hằng τ= R3C1.
- Khi Vo <VZ, GTO lại dẫn điện và chu kỳ mới lại được lập lại, và chu kỳ mới lại được
lập lại.
Hình 5.22: Mạch ứng dụng của GTO.
5.7 TRANSISTOR QUANG(PHOTOTRANSISTORS)

Cấu tạo: Trans quang có cấu tạo 3 miền PNP hoặc NPN như các BJT thường trong
đó cực bền B hở. Hình dạng bên ngoài khác BJT thông thường ở chỗ trên vỏ có cửa sổ
trong suốt cho ánh sáng chiếu qua. Anh sáng qua cử a sổ này chiếu lên cực B trong
BJT.
Nguyên lý hoạt động: Người ta thay đổi cường độ ánh sáng chiếu vào cực để điều
khiển dòng collector của BJT. Khi sử dụng Transistor quang tương tự như BJT nhưng
chỉ khác ở đây quang thông đóng vai trò thông số điều khiển (thay vì dòng I B).
Hình dạng, ký hiệu và đặc tuyến như hình vẽ:
Hình 5.23: Hình dạng, ký hiệu và đặc tuyến Volt- Ampre củaTransistor quang
Có nhiều loại quang transistor như 1 loại transistor dùng để chuyển mạch trong trong
các mạch điều khiển, mạch đếm… loại quang transistor Darlingtong có độ nhạy rất
cao. Ngoài ra người ta chế tạo các quang SCR, quang Triac…
Hình 5.24:Các loại linh kiện quang khác

Vài ứng dụng của quang transistor như hình 5.25:
(a): quang kế (b): đóng mở relay
Hình 5.25: Các ứng dụng của linh kiện quang khác
- Quang kế: Hình 5.25a
Đây là mạch đơn giản để đo cường độ ánh sáng, biến trở 5K dùng để chuẩn máy
nhờ một quang kế mẩu. Khi ánh sáng chiếu vào càng mạnh, quang transistor càng
dẫn mạnh, kim điện kế lệch càng nhiều. Dĩ nhiên ở mạch trên ta cũng có thể dùng
quang điện trở hay quang diod nhưng kém nhạy hơn.
- Mạch đóng mở Relay: Hình 5.25b
Trong mạch đóng relay, khi quang transistor được chiếu sáng nó dẫn điện làm T1
thông, relay hoạt động. Ngược lại trong mạch tắt relay, ở trạng thái thường trực,
quang transistor không được chiếu sáng nên quang transistor ngưng và T1 luôn
thông, relay luôn ở trạng thái đóng. Khi được chiếu sáng, quang transistor dẫn mạnh
làm T1 ngưng, relay không hoạt động (ở trạng thái tắt).
5.8 BỘ NGẪU HỢP QUANG ĐIỆN(OPTO-

ISOLATORS) HAY OPTRON, OPTOCOUPLE
Bộngẫu hợp quang điện gồm một diode phát quang và một transistor quang được
ghép chung trong cùng một vỏ. Môi trường hẹp xen kẽ giữa 2 linh kiện này là môi
trường truyền ánh sáng. Ký hiệu như hình 5.26.
OPTO
Hình 5.26: Bộ ngẫu hợp quang điện
Nguyên lý hoạt động: Khi có dòng chạy qua diode phát quang phát sáng. Anh sáng
này truyền qua môi trường tác dụng lên cực B của transistor quang làm transistor
dẫn: dòng collector thay đổi theo sự tăng giảm của cường độ ánh sáng.
Đặc điểm của optron là hoàn toàn cách ly giữa đầu vào và ra nên nó hoàn toàn
cách ly về phương diện điện.
- Các bộ nối quang
Một LED và một linh kiện quang điện tử như quang transistor, quang SCR, quang
Triac, quang transistor Darlington có thể tạo nên sự truyền tín hiệu mà không cần
đường mạch chung.
Các nối quang thường được chế tạo dưới dạng IC cho phép cách ly phần điện công
suất mà thường là cao thế khỏi mạch điều khiển tinh vi ở phía LED. Đây là một ưu
điểm của nối quang.
Hình sau đây giới thiệu một số nối quang điển hình
Hình 5.27: Một số loại IC nối quang

Ứng dụng của bộ nối quang điện:
Hình 5.28:Mạchứng dụng nối quang

- Q1: bảo vệ nối quang khi điện thế nguồn lớn (hạn dòng qua led)
- Khi led sáng, nối quang hoạt động kích hai SCR hoạt động, mỗi SCR hoạt động ở
một bán kỳ khi có xung kích từ nối quang, cấp dòng cho tải.
- Khi Led tắt, nối quang ngưng, hai SCR ngưng, ngắt dòng qua tải.
TÓM TẮT
Các linh kiện bán dẫn quang chia thành các loại sau:
- Linh kiện bán dẫn quang– điện: là những linh kiện biến đổi tín hiệu ánh sáng
thành tín hiệu điện. Các linh kiện bán dẫn quang điện gồm: quang trở, diode
quang, trans quang, tế bào quang điện, solar cell…
- Linh kiện bán dẫn điện– quang: là những linh kiện biến đổi năng lượng điện
thành ánh sáng. Ví dụ như: Led phát quang, led hồng ngoại, led 7 đoạn, ma trận
led, LCD…
- Kết hợp của 2 loại hiệu ứng trên ta có bộ ngẫu hợp quang điện, các bộ nối
quang.
Các linh kiện điều khiển công suất thường dùng: SCR, SCS, DIAC, TRIAC, GTO,…
BÀI TẬP
Bài 5.35:Một điện trở 220Ω được mắc nối tiếp với cực cổng của SCR như hình bài
5.1.
Biết cực cổng cần thiết kích SCR là 7mA, hỏiđiện áp đầu vào Vin cần thiết để kích
SRC là bao nhiêu?
V c c = 15V
A
R2
V in
R SC R 100
V out
220
V in
R1 SC R
K
1K IG
Hình bài 5.1 Hình bài 5.2 Hình bài 5.3
Bài 5.36:SCR của hình bài 5.2 có cổng kích hoạt điện áp VT = 0.7V, dòng cổng kích
hoạt IG là 7 mA và dòng duy trì IH là 6 mA. Hỏi
(a) điện áp đầu ra là bao nhiêu khi SCR là tắt?
(b) điện áp đầu vào kích hoạt SCR là bao nhiêu?
(c) Nếu VCC được giảm cho đến khi SCR mở ra, giá trị của VCC là bao nhiêu?
Bài 5.37:Trong hình 5.3, SCR dùng trong một phòng tối. Khi ánh sáng được bật, làm
SCR quang (LASCR-Lightactivated SCR) dẫn, hỏi điện áp ra là bao nhiêu Volt?
Nếu đèn sáng tắt, điện áp đầu ra là bao nhiêu Volt?

BÀI 6: MẠCH SỐ
Sau khi học xong bài này, học viên có thể:
- Nắm vững được khái niệm về cơ số, các hệ thống số đếm, cách chuyển đổi qua lại
giữa các hệ thống số đếm
- Biết các bộ mã hóa hệ mười thông dụng.
- Đại số Boolean:
 Nắm được các khái niệm về logic hai trạng thái;
 Biết được các phép tóan cơ bản của đại số Boolean
 Biết các định lý cơ bản của đại số Boolean;
 Biết được các phương pháp biểu diễn hàm logic
- Biết các cổng logic
- Các thuật ngữ dùng trong sổ tay vi mạch
- Các đặc tính cơ bản và sự khác nhau của các họ vi mạch TTL, MOS, CMOS,…
6.1 TỔNG QUAN VỀ HỆ THỐNG SỐ ĐẾM

6.1.1 Cơ số - chuyển đổi cơ số
6.1.1.1 Khái niệm
Bất cứ một số nguyên dương R (R>1) đều có thể được chọn làm cơ số cho một hệ
thống số.
Nếu hệ thống có cơ số R thì các số từ 0 đến (R-1) được sử dụng.
Ví dụ: nếu R=8 thì các chữ số cần thiết là 0,1,2,3,4,5,6,7.
Các hệ thống cơ số thông dụng trong kỹ thuật số:

- Thập phân (cơ số 10).
- Nhị phân (cơ số 2).
- Bát phân (cơ số 8).
- Thập lục phân (cơ số 16).
Một hệ thống với cơ số R được biểu diễn dưới dạng
(…a3a2a1a0. a-1a-2a-3…)R
Phần Phần thập

nguyên phân
Khai triển theo hàm mũ của R.
N = (a3a2a1a0a-1a-2a-3)R
= a3.R3 + a2.R2 + a1.R1 + a0.R0 + a-1.R-1 + a-2.R-2 + a-3.R-3
Với các cơ số lớn hơn 10 thì cần phải thêm các ký hiệu để biểu hiện các số lớn hơn
10. Ví dụ hệ thập lục phân (hex) có cơ số 16 thì A biểu thị 10, B biểu thị 11,…, F biểu
thị 15.
Biến đổi một số nguyên thập phân N sang hệ cơ số R dùng phương pháp chia. Cơ
số R tương đương với số nguyên N được mô tả như sau:
N= (anan-1…a2a1a0)R
= an.Rn + an-1.Rn-1 + … + a2.R2 + a1.R1 + a0
Nếu chia N cho R, nhận được số dư là a0
N n−1 n−2 1 a0
=an . R +a n−1 . R + .. .+a2 . R +a1 + =Q1
R R + Số dư a0
Chia Q1 cho R
Q1 a
=a n . R n−2+ an−1 . Rn−3 +. ..+ a3 . R 1+ a2 + 1 =Q2
R R + Số dư a1
Quá trình trên được thực hiện tiếp tục cho đến khi tìm được tất cả các hệ số a n
Biến đổi số lẻ thập phân sang hệ cơ số R thực hiện bằng cách nhân với R. Một số lẻ
thập phân F có thể được mô tả như sau:
F =(.a-1a-2a-3…a-m)R
= a-1.R-1 + a-2.R-2 + a-3.R-3 +… + a-m.R-m
Nhân F với R
FR = a-1 + a-2.R-1 + a-3.R-2 +… + a-m.R-m+1 = a-1 + F1
Với a-1 là phần nguyên, F1 là phần lẻ của phép nhân
Tiếp tục nhân R với F1
F1.R = a-2 + a-3.R-1 + a-4.R-2 + … + a-m.R-m+2 = a-2 + F2
Tiếp tục quá trình cho đến khi xác định hết các hệ số a -m
Biến đổi giữa 2 cơ số không phải là cơ số 10 có thể thực hiện dễ dàng bằng cách
đầu tiên biến đổi sang cơ số 10 rồi biến đổi tiếp từ cơ số 10 sang cơ số mới.
6.1.1.2 Hệ thập phân (Hệ cơ số 10)
Hệ thập phân bao gồm 10 chữ số: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9. Hệ thập phân còn gọi
là hệ cơ số 10 vì có 10 chữ số.
Một chữ số trong hệ thập phân được biểu diễn theo các số mũ của 10.
Hệ thập phân là một hệ thống theo vị trí (positional-value system) vì ở đó giá trị
của một chữ số phụ thuộc vào vị trí của nó.
Số mang trọng số lớn nhất gọi là MSD (most significant digit)
Số mang trọng số nhỏ nhất gọi là LSD (least significant digit)

Ví dụ: Số 5346,72 biểu diễn như sau:
5346,72 = 5.103 + 3.102 + 4.10 + 6 + 7.10-1 + 2.10-2
 Đếm trong hệ thập phân:
0 10 100
1 11 101
2 12 102
3 13 103
4 14 104
5 .. 105
6 .. 106
7 .. 107
8 .. 108
9 99 109
Với 2 chữ số thập phân có thể đếm được 10 2 = 100 số khác nhau (từ 0 đến 99).
Tổng quát với N chữ số có thể đếm được 10 N số khác nhau, bao gồm cả số 0. Số thập
phân lớn nhất là 10N – 1.
6.1.1.3 Hệ nhị phân (Hệ cơ số 2)
Hệ nhị phân dùng hai chữ số 0, 1.
Một số trong hệ nhị phân được biểu diễn theo số mũ của 2.
Một chữ số nhị phân gọi là bit.
Chuỗi 4 bit nhị phân gọi là nibble.
Chuỗi 8 bit gọi là byte.

Chuỗi 16 bit gọi là word.
Chuỗi 32 bit gọi là double word.
Chữ số nhị phân bên phải nhất của chuỗi bit gọi là bit có ý nghĩa nhỏ nhất
(least significant bit – LSB)
Chữ số nhị phân bên trái nhất của chuỗi bit gọi là bit có ý nghĩa lớn nhất (most
significant bit – MSB).
Thường dùng chữ B cuối chuỗi bit để xác định đó là số nhị phân.
Ví dụ: Số 1011.101B biểu diễn giá trị số:
1011.101B = 1.23 + 0.22 + 1.21 +1.20 + 1.2-1 + 0.2-2 + 1.2-3
 Đếm trong hệ nhị phân
Xét bộ đếm sử dụng số nhị phân 4 bit, trình tự bắt đầu với tất cả các bit đều ở
trạng thái 0.
Trọng số  23 = 8 22 = 4 21 = 2 20 = 1  Số thập phân tương đương

0 0 0 0 0
0 0 0 1 1
0 0 1 0 2
0 0 1 1 3
0 1 0 0 4
0 1 0 1 5
0 1 1 0 6
0 1 1 1 7
1 0 0 0 8
1 0 0 1 9
1 0 1 0 10
1 0 1 1 11
1 1 0 0 12
1 1 0 1 13
1 1 1 0 14
1 1 1 1 15
Cũng như trong hệ thập phân, nếu dùng N bit sẽ đếm được 2 N lần
 Chuyển số nhị phân thành số thập phân:
Để chuyển một số nhị phân thành một số thập phân, ta nhân các chữ số của số nhị
phân với trọng số của nó và cộng tất cả các giá trị lại.
Ví dụ: 1011.11B = 1.23 + 0.22 + 1.21 + 1.20 + 1.2-1 + 1.2-2 = 11.75
 Chuyển đổi số thập phân sang số nhị phân:
- Phần nguyên thập phân:
Được thực hiện bằng các phép chia cho 2 liên tiếp đồng thời giữ lại các số dư. Số
nhị phân là dãy số dư đọc từ lần chia cuối cùng về lần chia đầu tiên.
Ví dụ: đổi số 25 sang nhị phân.
- Phần lẻ thập phân:
Được thực hiện bằng cách lấy số này nhân cho 2, phần nguyên của kết quả chính
là kí số nhị phân, tiếp tục nhân phần thập phân với số 2 cho đến khi không còn thập
phân. Các phần nguyên được xếp thứ tự từ trái sang phải.
Ví dụ: Đổi số 0.625 hệ thập phân sang hệ nhị phân.
0.625 x 2 = 1.25 0.25 x 2 = 0.5 0.5 x 2 = 1.0 Hệ 10

1 0 1 Hệ 2
Vậy: 0.62510 = 0.1012

6.1.1.4 Các phép toán số học trên số nhị phân
Các phép toàn số học trên số nhị phân chủ yếu vẫn giống các phép toán trên số
thập phân, ngoại trừ phép cộng và phép nhân thì đơn giản hơn.
 Bảng phép cộng cho số nhị phân
0+0=0
0+1=1
1+0=1
1 + 1 = 0 nhớ 1  số nhớ chuyển sang vị trí cao hơn
1 +1 +1 = 1 nhớ 1  số nhớ chuyển sang vị trí cao hơn.
Ví dụ: cộng 1310 với 1110 dưới dạng nhị phân
1111 ← các số nhớ
1310 = 1101
1110 = 1011
11000 =2410
 Bảng phép trừ cho số nhị phân
0-0=0
0-1=1 mượn 1 từ số hạng kế tiếp
1-0=1
1-1=0
Mượn 1 từ 1 cột tương đương với việc trừ 1 tại cột đó.
Ví dụ:
 Bảng phép nhân cho số nhị phân:
0x0=0
0x1=0
1x0=0
1x1=1
Ví dụ: Nhân 1310 với 1110 ở dạng nhị phân
1101
1011
1101
1101
0000
1101
10001111 = 4310
Đối với máy tính, phép nhân được thực hiện bằng phương pháp cộng và dịch phải
(add-and-right-shift):
- Thành phần đầu tiên của tổng sẽ chính là số bị nhân nếu như LSB của số nhân là
1. Ngược lại, LSB của số nhân bằng 0 thì thành phần này bằng 0.
- Mỗi thành phần thứ i kế tiếp sẽ được tính tương tự với điều kiện là phải dịch trái số
bị nhân i bit.
Kết quả cần tìm chính là tổng các thành phần nói trên.
 Phép chia cho số nhị phân
- Phép chia các số nhị phân cũng tương tự như đối với các số thập phân.
Ví dụ: 30/5 = 6
11110 110
110 101
011
000
110
110
0
Tương tự như đối với phép nhân, ta có thể dùng phép trừ và phép dịch trái cho đến
khi không thể thực hiện phép trừ được nữa.
6.1.1.5 Hệ bát phân hay hệ octal (hệ cơ số 8):
Hệ đếm 8 rất quan trọng trong máy tính số. Hệ đếm 8 sử dụng 8 ký số: 0, 1, 2, 3,
4, 5, 6, 7. Cơ số của mã là 8 hay còn gọi là hệ bát phân. Mỗi chữ số của số bát phân
có giá trị bất kỳ từ 0 đến 7. Vị trí của mỗi chữ số có trọng số như sau:
84 83 82 81 80 8-1 8-2 8-3 8-4 8-5
Dấu chấm bát phân
 Đếm trong hệ bát phân:
Chữ số bát phân lớn nhất là 7, vì vậy khi đếm trong hệ bát phân, một chữ số sẽ
tăng từ 0 đến 7. Khi đếm đến 7, ở lần đếm kế tiếp sẽ về 0 và chữ số có trọng số cao
hơn kế tiếp sẽ tăng lên 1.
0 10 70
1 11 71
2 12 72
3 .. ..
4 .. ..
5 .. ..
6 66 277
7 67 300
Với N chữ số bát phân, ta có thể đếm từ 0 đến 8 N-1, tổng cộng có 8N số đếm khác
nhau.
 Chuyển đổi số bát phân sang thập phân:
Dễ dàng chuyển số bát phân sang số thập phân tương đương bằng cách nhân mỗi
chữ số bát phân với trọng số của nó rồi cộng kết quả lại với nhau.
Ví dụ: Xét số bát phân: (12345.67)8 có 7 vị trí từ trái sang phải là:
Trị vị trí: 84 83 82 81 80 8-1 8-2

Như vậy, số 12345.67 hệ bát phân có trị qui sang hệ 10:
Z = 1 x 84 + 2 x 8 3 + 3 x 8 2 + 4 x 8 1 + 5 x 8 0 + 6 x 8-1 + 7 x 8-2
= 4096 + 1024 + 192 + 32 + 5 + 0.7 + 0.12
= 5349.87
 Chuyển đổi số thập phân sang số bát phân:
Đối với số nguyên thập phân sự chuyển đổi được thực hiện bằng các phép chia cho
8 liên tiếp đồng thời giữ lại các số dư. Kết quả đọc ngược từ dưới lên.
Ví dụ 1: Đổi số 26610 sang hệ cơ số 8:
266 : 8 = 33 dư 2
33 : 8 = 4 dư 1
4 : 8 = 0 dư 4
(266)10 = 4 1 2
Vậy: (266)10 = (412)8
Đối với số thập phân nhỏ hơn 1, sự chuyển đổi được thực hiện bằng cách lấy số
này nhân cho 8, phần nguyên của kết quả chính là chữ số bát phân, tiếp tục nhân
phần thập phân với số 8 cho đến khi không còn thập phân. Kết quả chuyển đổi là giá
trị các phần nguyên được xếp thứ tự từ trái sang phải.
Ví dụ 2: Chuyển 0.3125 thành số bát phân
0,3125  8 = 2.5 0,5  8 = 4.0 Hệ 10

2 4 Hệ 8
Vậy: (0.3125)10 = (0.24)8
Ví dụ 3: Chuyển đổi số (3287.100098)10 sang hệ 8:
Phần nguyên thập phân:
3287 : 8 = 410 dư 7
410 : 8 = 51 dư 2
51 : 8 = 6 dư 3
6 : 8 = 0 dư 6
Vậy: (3287)10 = (6327)8
Phần lẻ thập phân:
0.5100098 0.0800784 0.6406272 0.1250176

x 8 x 8 x 8 x 8
4.0800784 0.6406272 5.1250176 1.0001308
4 0 5 1
Vậy: (0.5100098)10 = (0.4051)8
Do đó: (3287.5100098)10 = (6327.4051)8
Từ vịtrí trên chúng ta thấy rằng chuyển đổi cho phần lẻ thập phân có thể không
chính xác. Nói chung một lượng gần tương đương có thể được xác định bằng cách kết
thúc quá trình nhân 8 tại điểm mong muốn.
 Chuyển đổi hệ Octal sang hệ nhị phân:
Biến đổi từ hệ Octal sang hệ nhị phân được thực hiện bằng cách dựa vào bảng mỗi
số octal tương ứng với 3 bit nhị phân tương đương của nó.
Hệ Octal 0 1 2 3 4 5 6 7
Nhị phân
000 001 010 011 100 101 110 111
tương đương
Ví dụ:Biến đổi (472)8 sang số nhị phân như sau:
4 7 2
↓ ↓ ↓
100 111 010
Vậy (472)8 chuyển sang nhị phân là: 100111010B
 Chuyển đổi hệ nhị phân sang octal:
Phương pháp:
- Tạo thành từng nhóm 3 bit kể từ dấu chấm nhị phân sang hai bên.
- Thay các giá trị nhị phân bằng các giá trị số bát phân tương ứng (theo bảng
chuyển đổi ở trên).
Ví dụ 1: Đổi số nhị phân sau sang hệ octal.

Trường hợp các số nhị phân không đủ thành 1 nhóm 3 bit, ta thêm 1 hoặc 2 số 0
về bên trái của MSB, ví dụ chuyển 11010110 sang số bát phân:
Ví dụ 2:Chuyển số 17710 sang hệ bát phân, rồi chuyển sang hệ nhị phân:
Giải
Vậy: 17710 =2618 = 101100012
Phương pháp chuyển số thập phân thành số bát phân này thường nhanh hơn việc
chuyển thẳng từ thập phân sang nhị phân, đặc biệt đối với các số lớn. Tương tự, nếu đổi
ngược lại từ nhị phân sang thập phân cũng nên chuyển đổi sang số bát phân trước.
6.1.1.6 Hệ thập lục phân (hệ cơ số 16)
Hệ thập lục phân sử dụng 16 kí số là: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F.

Trong đó, tương ứng với hệ 10: A = 10; B = 11; C = 12; D = 13; E = 14; F =15.
Cơ số của hệ thập lục phân là 16 nên còn gọi là hệ 16 hay hệ HEXA.
Thông thường, ta dùng chữ H ở cuối để xác định đó là số thập lục phân.
Bảng 6.1 mô tả mối liên hệ giữa các hệ thập lục phân, thập phân và nhị phân.
Bảng 6.1 Hệ thập lục Hệ thập phân Hệ nhị phân

phân
0 0 0000
1 1 0001
2 2 0010
3 3 0011
4 4 0100
5 5 0101
6 6 0110
7 7 0111
8 8 1000
9 9 1001
A 10 1010
B 11 1011
C 12 1100
D 13 1101
E 14 1110
F 15 1111
 Đếm trong hệ thập lục phân (hex)

Khi đếm trong hệ thập lục phân mỗi chữ số được tăng dần 1 đơn vị từ 0 đến F. Khi
đếm đến giá trị F, vòng đếm lại trở về 0 và chữ số có trọng số lớn hơn kế tiếp sẽ tăng
lên 1. Trình tự đếm thập lục phân được minh họa như trên.
Chú ý rằng, đếm đến 9 thì giá trị kế tiếp là A.
Với N chữ số thập lục phân, ta có thể đếm từ 0 đến 16 N-1, tổng cộng được 16N lần
đếm khác nhau. Ví dụ, với 3 chữ số thập lục phân ta có thể đếm từ 000 16 đến FFF16,
tổng số lần đếm là 163 = 4096 giá trị khác nhau.
 Chuyển đổi từ hệ Hexa sang thập phân:
Số hex có thể chuyển sang số thập phân bằng cách nhân các số hex với trọng số
của nó rồi cộng tất cả các giá trị lại.
Ví dụ: Xét số 2AF16 có 3 vị trí từ trái sang phải là:
- Trị vị trí: 162 161 160
Z = 2 x 162 + 10 x 161 + 15 x 160
= 512 + 160 + 15
= 68710
 Chuyển đổi từ thập phân sang Hexa:
Biến đổi số thập phân sang thập lục phân bằng cách lấy số thập phân chia cho 16
cho đến khi kết quả bằng 0, ta lấy số dư, kết quả đọc ngược từ dưới lên trên.
Ví dụ: Đổi số (675.625)10 sang thập lục phân.
- Phần nguyên:
675 : 16 = 42 dư 3
42 : 16 = 2 dư 10
2 : 16 = 0 dư 2
(675)10 = (2 A 3)16
- Phần thâp phân:
0.625
x 16
10.0
10=A
(0.625)16 = (0.A)16
Vậy: (675.625)10 = (2A3.A)16
 Chuyển đổi từ thập lục phân sang nhị phân:
Chuyển số hex sang số nhị phân bằng cách mỗi chữ số hex được biến đổi thành số
nhị phân 4 bit tương ứng (theo bảng 6.1).
Ví dụ: Đổi số (9F2)16 sang nhị phân:
 Chuyển đổi nhị phân sang thập lục phân:
Cũng giống như số bát phân, các bit nhị phân được tạo thành từng nhóm 4 bit kể
từ dấu chấm nhị phân sang hai bên, mỗi nhóm 4 bit được biến đổi sang số hex tương
ứng. Nếu số bit không đủ 4, thì thêm bit 0 vào MSB.
Ví dụ:
6.1.2 Các bộ mã hóa

thông dụng
Khi các số, mẫu tự hoặc các từ (word) được biểu thị dưới dạng một nhóm các ký
hiệu khác, ta nói rằng chúng được mã hóa và nhóm ký tự đó được gọi là một mã.
6.1.2.1 Mã BCD (Binary-Coded-Decimal Code)
Nếu mỗi chữ số của số thập phân được mô tả bằng số nhị phân tương ứng với nó,
kết quả ta được 1 mã gọi là mã BCD, vì chữ số thập phân lớn nhất là 9, cần 4 bit để
mã hóa.
Các số 8,4,2,1 được gọi là trọng số của mã và được gọi là mã BCD 8-4-2-1.
Bảng 6.2
Mã BCD
Thập Phân Trọng số
8 4 2 1
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
Ví dụ: Số thập phân 873 chuyển sang tương đương nhị phân như sau:
8 7 3 (thập phân)
↓ ↓ ↓
1000 0111 0011 (BCD 8-4-2-1)
1011 1010 0011 (BCD 5-1-2-1)
Hoặc 1011 1101 0110 (BCD 5-1-2-1)
Một lần nữa, mỗi chữ số thập phân được biến đổi trực tiếp sang số nhị phân tương
ứng, lưu ý rằng 4 bit luôn được dùng cho mỗi chữ số thập phân.
Mã BCD biểu thị mỗi chữ số của số thập phân bằng số nhị phân 4 bit, sử dụng các
số nhị phân 4 bit từ 0000 đến 1001, không sử dụng các số 1010, 1011, 1100, 1101,
1110 và 1111.
Ví dụ: Biến đổi 0110100000111001 (BCD) sang giá trị thập phân của nó
Giải:
Chia số BCD thành các nhóm 4 bit và biến đổi sang thập phân
0110 1000 0011 1001 = 6839
6.1.2.2 Mã quá 3 (excess-3code)
Mã quá 3 được hình thành giống như mã BCD nhưng mỗi chữ số thập phân sẽ được
cộng thêm 3 trước khi được mã hóa sang nhị phân. Ví dụ, để mã hóa chữ số thập
phân 4 sang mã quá 3, đầu tiên cộng 4 với 3 thành 7, sau đó 7 được mã hóa sang số
nhị phân tương ứng là 0111.
Ví dụ: biến đổi 48 sang mã quá 3
4 8
+3 +3 Cộng 3 cho mỗi chữ số
7 11
 
0111 1011 Chuyển sang mã nhị phân 4 bit
Bảng liệt kê mã BCD và mã quá 3 tương ứng với các chữ số thập phân.
Lưu ý rằng cả 2 mã trên chỉ sử dụng 10 trong 16 khả năng của nhóm 4 bit, tuy
nhiên ở mã quá 3, các giá trị không dùng là 0000, 0001, 0010, 1101, 1110, và 1111.
Bảng 6.3 Thập phân BCD Mã quá 3

0 0000 0011
1 0001 0100
2 0010 0101
3 0011 0110
4 0100 0111
5 0101 1000
6 0110 1001
7 0111 1010
8 1000 1011
9 1001 1100
6.1.2.3 Mã Gray
Mã Gray nằm trong nhóm mã thay đổi cực tiểu minimun-change codes, ởđó chỉ 1
bit trong nhóm mã thay đổi ở khi đi từ bước này qua bước khác. Mã Gray là mã không
có trọng số, nghĩa là mọi vị trí của bit trong nhóm mã không được gán trọng số nào.
Vì vậy, mã Gray không phù hợp với các biểu thức số học nhưng phù hợp với các thiết
bịứng dụng vào/ra & một số dạng biến đổi analog – digital.
Bảng 6.4: chuyển đổi mã Gray từ số thập phân (0 đến 15) với mã nhị phân trực
tiếp:
Bảng 6.4 Thập phân Nhị phân Mã Gray Thập phân Nhị phân Mã Gray
0 0000 0000 8 1000 1100
1 0001 0001 9 1001 1101
2 0010 0011 10 1010 1111
3 0011 0010 11 1011 1110
4 0100 0110 12 1100 1010
5 0101 0111 13 1101 1011
6 0110 0101 14 1110 1001
7 0111 0100 15 1111 1000
6.1.2.4 Mã Johnson
Mã này sử dụng năm chữ số nhị phân để biểu diễn các chữ số hệ mười như bảng
6.5
Phương pháp: Khi chuyển sang số tiếp theo mã sẽ thay chữ số 0 bằng chữ số 1,
bắt đầu từ phái sang trái, cho đến khi đạt 11111 thì sẽ bắt đầu thay thế dần chữ số 1
bằng chữ số 0 và cũng theo chiều từ phải sang trái.
Bảng 6.5 Mã Johnson

Hệ 10
J4 J3 J2 J1 J0
0 0 0 0 0 0
1 0 0 0 0 1
2 0 0 0 1 1
3 0 0 1 1 1
4 0 1 1 1 1
5 1 1 1 1 1
6 1 1 1 1 0
7 1 1 1 0 0
8 1 1 0 0 0
9 1 0 0 0 0
Ngoài ra còn dùng các loại mã có chữ số lớn hơn như 8 hoặc 10 chữ số, nhược
điểm của các loại mã này là độ dài từ mã lớn nên chiếm nhiều thời gian trong kênh
thông tin nhưng ưu điểm là có thể phát hiện sai và trong nhiều trường hợp còn có thể
sửa sai, vì vậy thường gọi là mã chống nhiễu (nội dung này nằm trong lý thuyết
thông tin).
6.2 ĐẠI SỐ BOOLEAN

6.2.1 Khái niệm về logic hai trạng thái
Phép toán cơ bản trong thiết kế logic các hệ thống số là đại số Boolean. Đại số
Boolean có nhiều ứng dụng khác nhau bao gồm lý thuyết tập hợp và logic toánvì tất
cả các phần tử chuyển mạch về cơ bản đều là các phần tử hai trạng thái (như diode,
transistor), cho nên sẽ tập trung khảo sát trường hợp đại số Boolean với sự thay đổi
giả sử chỉ ở 1 trong 2 giá trị. Đại số Boolean sử dụng 2 giá trị này xem như đại số về
chuyển mạch.
Phần này sử dụng các biến Boolean như X hoặc Y… để biểu diễn ngõ vào hoặc ngõ
ra của mạch chuyển mạch, mỗi biến có thể lấy 1 trong hai giá trị. Ký hiệu “0” và “1”
được dùng để đại diện cho hai giá trị khác nhau này. Vì vậy, nếu X là biến chuyển
mạch hay biến Boolean thì hoặc X=0, hoặc X=1.
Mặc dù ký hiệu “0” và “1” giống như số nhị phân, nhưng không phải như vậy. Đây
chỉ là 2 ký tự đại diện cho 2 giá trị của biến chuyển mạch và được xem là mức logic,
một số vị dụ về các hiện tượng mà mức logic đại diện như bảng 6.6:
LOGIC 0 LOGIC 1
Bảng 6.6
Sai Đúng
Giả Thật
Tắt Mở
Mức điện áp thấp Mức điện áp cao
Không Có
Mở mạch Đóng mạch
Vì chỉ có hai giá trị, nên đại số Boolean tương đối dễ dàng hơn so với đại số thông
thường. Ở đại số Boolean, không có phân số, thập phân, căn bậc hai, căn bậc ba,
logarit, số ảo, v.v. Đại số Boolean chỉ có 3 phép toán cơ bản: cộng (OR), nhân (AND)
và lấy bù (NOT).
6.2.2 Bảng sự thật

Bảng sự thật (Truth Table) là bảng mô tả các đáp ứng ngõ ra của mạch logic ứng
với các tổ hợp khác nhau tại ngõ vào.
Ví dụ:
A Mạng
A Mạng
Mạng
A chuyển
chuyển B
chuyển
X B X mạch X
mạch
B mạch C
C
D
Hình 6.1: Các mạng chuyển mạch có nhiều ngõ vào và một ngõ ra
Thường với N biến ta sẽ có tối đa 2N tổ hợp ngõ vào trên bảng sự thật.
Với 2 biến ta có: 22 = 4 tổ hợp ngõ vào trên bảng sự thật: (xem bảng 1)
Các bảng sự thật tiêu biểu ứng với các mạng chuyển mạch hình 6.1 như sau:
Hình 6.2: Các bảng sự thật tương ứng với các mạng chuyển mạch ở hình 6.1
Ở mỗi bảng sự thật, các tổ hợp mức logic 0 và 1 đối với ngõ vào (A, B, C, D) được
thể hiện bên trái, mức logic ở ngõ ra X được thể hiện bên phải.
6.2.3 CÁC PHÉP TOÁN CƠ BẢN
6.2.3.1 Phép toán OR và cổng OR
Gọi A và B là 2 biến logic độc lập. Khi A và B kết hợp qua phép toán OR, kết quả x
được mô tả như sau:
x=A+B
Trong biểu thức này, dấu “+” không có nghĩa là phép cộng thuần túy. Nó là phép
toán OR, kết quả của phép toán OR được cho trong bảng sự thật sau:
Bảng 6.7: Bảng sự thật cho phép toán OR 2 ngõ vào
A B x=A+B
0 0 0
0 1 1
1 0 1
1 1 1
Kết luận:
Phép toán OR sẽ có kết quả bằng 1 nếu có ít nhất một biến ngõ vào bằng 1
Cổng OR hai ngõ vào
A
A X = A +B
B
Cổng OR B
Hình 6.3: Ký hiệu và dạng sóng ngõ ra cho cổng OR
6.2.3.2 Phép toán AND và cổng AND
Nếu hai biến logic A và B được kết hợp qua phép AND, kết quả là:
X= A.B
Bảng sự thật của phép AND 2 biến A và B như bảng 6.8:
Bảng 6.8: Bảng sự thật cho phép toán AND 2 ngõ vào
A B x=A.B
0 0 0
0 1 0
1 0 0
1 1 1
Kết luận
Phép toán AND sẽ có kết quả bằng 0 nếu một hay nhiều biến ngõ vào bằng 0
Cổng AND 2 ngõ vào
A X = A .B
B A
Cổng AND B
Hình 6.4: Ký hiệu và dạng sóng ngõ ra cho cổng AND
6.2.3.3 Phép toán NOT và cổng NOT
Nếu biến A được đưa qua phép toán NOT, kết quả x sẽ là:
X =A
Ta có 1=0 và 0=1 , bảng sự thật cho phép toán NOT như bảng 6.9:
Bảng 6.9: Bảng sự thật cho phép toán NOT
A X =A
0 1
1 0
Cổng NOT
Hình 6.5: Ký hiệu và dạng sóng ngõ ra cho cổng NOT

6.2.4 CÁC CỔNG LOGIC:
6.2.4.1 Cổng NOR:
Hình 6.6: Ký hiệu, bảng sự thật và dạng sóng ngõ ra cho cổng NOR
Với cổng NOR có nhiều ngõ vào, ngõ ra sẽ là 1 nếu tất cả các ngõ vào đều là 0.
6.2.4.2 Cổng NAND:
Hình 6.7: Ký hiệu, bảng sự thật và dạng sóng ngõ ra cho cổng NAND
Với cổng AND có nhiều ngõ vào, ngõ ra sẽ là 0 nếu tất cả các ngõ vào đều là 1.
6.2.4.3 Cổng XOR (Exclusive-OR):
A x  AB
A
B
Cổng XOR
B
Hình 6.8: Ký hiệu, bảng sự thật và dạng sóng ngõ ra cho cổng XOR
6.2.4.4 Cổng X-NOR (Exclusive-NOR):
A
x  AB
B A
Cổng X-NOR
B
A B x= A ⊕ B
0 0 1
0 1 0
1 0 0
1 1 1
Hình 6.9: Ký hiệu, bảng sự thật và dạng sóng
ngõ ra cho cổng X-NOR
6.2.5 Các định lý cơ bản của đại số Boolean
6.2.5.1 Các tiền đề:
x.0 = 0 (6.1)
x.1 = x (6.2)
x.x = x (6.3)
x . x=0 (6.4)
x+0=x (6.5)
x + 1 =1 (6.6)
x+x=x (6.7)
x + x=1 (6.8)
6.2.5.2 Phép giao hoán, kết hợp và phân phối
x+y=y+x (6.9)
x.y = y.x (6.10)
x + (y + z) = (x + y) + z = x + y + z (6.11)
x(yz) = (xy)z = xyz (6.12)
x(y + z) = xy + xz (6.13)
(w + x)(y + z) = wy + xy + wz + xz (6.14)
x + xy = x (vì x(1+y) = x) (6.15)
x+ xy =x+y (vì x + x y = (x + y)(x + x ) (6.16)
(x + y)(x + y) = x (6.17)
A=A (Luật phủ hai lần) (6.18)
6.2.5.3 Ðịnh lý DeMorgan
x + y=x . y (6.19)
( x . y )=x+ y (6.20)
6.2.5.4 Các định lý cho phép tóan XOR
x ⊕ 0= x (6.21)
x1= x (6.22)
xx=0 (6.23)
x x = 1 (6.24)
x  y = y  x (Giao hoán) (6.25)
(x  y)  z = x  (y  z) = x  y  z (Kết hợp) (6.26)
x (y  z) = xy  xz (Phân phối) (6.27)
( x ⊕ y )=x ⊕ y=x ⊕ y =xy + x . y (6.28)
6.2.6 CÁC PHÉP BIẾN ĐỔI TRÊN CỔNG NAND VÀ NOR

Tất cả các biểu thức Boolean bao gồm những tổ hợp khác nhau của các phép toán
cơ bản OR, AND và NOT. Vì vậy, mọi biểu thức đều có thể được thực hiện thông qua
các cổng OR, AND và NOT. Tuy nhiên, để thực hiện các biểu thức logic mà chỉ dùng 1
loại cổng NAND (hay cổng NOR), ta sẽ biến đổi cổng NAND (hay cổng NOR) để thực
hiện các phép toán AND, OR, NOT như sau:
 Thực hiện các phép toán bằng cổng NAND:
Hình 6.10: Thực hiện các phép toán logic bằng cổng NAND
Để thực hiện phép NOT: x  A  A.A

Để thực hiện phép AND: x  A.B  A.B
Để thực hiện phép OR: x  A  B  A  B  A.B

 Thực hiện các phép toán bằng cổng NOR:
Hình 6.11: Thực hiện các phép toán logic bằng cổng NOR
Để thực hiện phép NOT: x= A= A+ A
Để thực hiện phép AND: x= A .B= A .B=A +B
Để thực hiện phép OR: x= A+B=A +B

Ví dụ: Thiết kế mạch thực hiện biểu thức x=AB+CD, sao cho dùng ít IC nhất. Giả
sử có các IC sau:
Hình 6.12: Một số IC cổng AND, OR, NAND

Nếu thực hiện trực tiếp từ biểu thức ta có hình 6.13:
A 1
7408 3
B 2
1 x=AB+CD
3
7432
2
C 1
3
7408
D 2
Hình 6.13
Ta có thể dùng định lý DeMorgan x= AB+CD= AB+CD=AB . CD và thực hiện hàm

như hình 6.14:
A 1
7400 3
B 2
1 x=AB+CD
3
7400
2
C 1
3
7400
D 2
Hình 6.14
Ở cách thứ nhất ta phải sử dụng 2 IC 7408 và 1 IC 7432 mà chỉ sử dụng 3 cổng
nên lãng phí 5 cổng. Ở cách thứ 2 ta chỉ sử dụng 1 IC và chỉ lãng phí 1 cổng.
6.3 CÁC PHƯƠNG PHÁP BIỂU DIỄN HÀM BOOLE

6.3.1 Phương pháp biểu diễn thành bảng:
Ở đây các giá trị của hàm phụ thuộc vào các biến được trình bày trong một bảng
gọi là bảng sự thật.
Ví dụ: Một hàm 3 biến với giá trị hàm đã cho được biểu diễn thành bảng như sau:
Giá trị thập phân của tổ hợp biến X3 X2 X1 Y

0 0 0 0 1
1 0 0 1 0
2 0 1 0 “X”
3 0 1 1 “X”
4 1 0 0 0
5 1 0 1 1
6 1 1 0 “X”
7 1 1 1 1
Ghi chú: những chỗ đánh dấu “X” là giá trị hàm không xác định (có thể 0 hay 1).
Ở đây ta qui ước X3 là bit có trọng số lớn nhất. X 1 là bit có trọng số nhỏ nhất. Trị thập
phân của tổ hợp biến được xác định bằng công thức sau:
X3.22 + X2.21 + X1.20
Ưu điểm của cách biểu diễn hàm bằng bảng là trực quan, dễ nhìn, ít nhần lẫn.
Nhược điểm của phương pháp này là cồng kềnh, đặc biệt khi số biến lớn.
6.3.2 Phương pháp biểu thức đại số:

Một hàm logic n biến bất kỳ bao giờ cũng có thể biểu diễn thành hàm tổng chuẩn
đầy đủ và tích chuẩn đầy đủ.
Cách viết hàm dưới dạng tổng chuẩn đầy đủ (minterm):
- Chỉ quan tâm đến tổ hợp biến mà hàm có giá trị bằng 1. Số lần hàm bằng 1 sẽ
chính là số tích của các tổ hợp biến.
- Trong mỗi tích, các biến có giá trị bằng 1 được giữ nguyên, còn các biến có giá trị
bằng 0 thì được lấy giá trị đảo; nghĩa là nếu x i= 1 thì trong biểu thức tích sẽ được
viết là xi, nếu xi= 0 thì trong biểu thức tích sẽ được viết là
xi
- Hàm tổng chuẩn đầy đủ sẽ là tổng các tích đó.
Ví dụ,
Thứ tự tổ hợp biến A B C f Minterm

0 0 0 0 0
1 0 0 1 0
2 0 1 0 1  A BC
3 0 1 1 1 
ABC
4 1 0 0 0
5 1 0 1 0
6 1 1 0 0
7 1 1 1 1 
ABC
f =∑ ABC (2, 3 , 7)= A B C+ A BC+ ABC

Vậy
Cách viết hàm dưới dạng tích chuẩn đầy đủ (maxterm)
- Chỉ quan tâm đến tổ hợp biến mà hàm có giá trị bằng 0. Số lần hàm bằng 0 sẽ
chính là số tổng của các tổ hợp biến
- Trong mỗi tổng các biến có giá trị 0 được giữ nguyên, còn các biến có giá trị 1
được lấy đảo; nghĩa là nếu xi=0 thì trong biểu thức tổng sẽ được viết là x i, nếu
xi=1 thì trong biểu thức tổng sẽ được viết là x i
- Hàm tích chuẩn đầy đủ sẽ là tích các tổng đó
Ví dụ:
Thứ tự tổ hợp biến A B f Maxterm

0 0 0 0  A+B
1 0 1 1
2 1 0 0  AB
3 1 1 0  AB
f =∏ AB (0 ,2 , 3 )=( A+ B )( A + B)( A+ B )
Vậy
6.3.3 Phương pháp biểu diễn bằng bìa Karnaugh

- Để biểu diễn hàm logic n biến, cần thành lập một bảng có 2 n ô, mỗi ô tương ứng
với một tổ hợp biến. Đánh số thứ tự của các ô trong bảng tương ứng với giá trị của
tổ hợp biến.
- Các ô cạnh nhau hoặc đối xứng nhau chỉ cho phép khác nhau về giá trị của một
biến. Các cột và hàng của bảng được ghi các tổ hợp giá trị của biến sao cho những
cột và hàng cạnh nhau hoặc đối xứng nhau chỉ khác nhau một biến.
- Trong các ô ghi giá trị của hàm tương ứng với giá trị của tổ hợp biến đó.
 Mô tả hàm f hai biến bằng bìa Karnaugh:
A 0 1
B
0
A=0, B=0 A=1, B=0

1
A=0, B=1 A=1, B=1
Hình 6.15: Biểu diễn bìa Karnaugh cho hàm 2 biến
Mỗi một ô vuông biểu diễn một minterm của hàm f nếu nó có giá trị 1, và biểu
diễn một maxterm nếu có giá trị 0. Ta có thể đọc giá trị minterm, maxterm này giống
như đối với bảng sự thật.
Ví dụ: Hàm f được biểu diễn bằng bảng sự thật và bằng bìa Karnaugh như sau:
A.B  AB
Từ bìa Karnaugh ta cũng có thể viết lại hàm f =
 Mô tả hàm f ba biến bằng bìa Karnaugh:
A B C
f f
A
0 0 0 0 BC
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1 ABC=110 thì f =
1 1 1 0 1
Hình 6.16: Bảng sự thật và bìa Karnaugh cho hàm 3 biến

Lưu ý: các ô cạnh nhau hoặc đối xứng nhau chỉ cho phép khác nhau về giá trị của
một biến.
 Mô tả hàm f bốn biến bằng bìa Karnaugh
Ví dụ: Mô tả hàm f (a , b , c ,d )=acd +a b+d
f
ab 00 01 11 10
cd
00 1 1 1 1
01 0 1 0 0
11 0 1 1 1
10 1 1 1 1

 Mô tả hàm f năm biến bằng bìa Karnaugh f(E,D,C,B,A):
A=0 A=1
f
CB 00 01 11 10 10 11 01 00
ED
00 0 2 6 4 5 7 3 1
01 8 10 14 12 13 15 11 9
11 24 26 30 28 29 31 27 25
10 16 18 22 20 21 23 19 17
 Mô tả hàm f sáu biến bằng bìa Karnaugh f(F,E,D,C,B,A):
f
CBA
000 001 011 010 110 111 101 100
FED
000 0 2 6 4 5 7 3 1
001 8 10 14 12 13 15 11 9
011 24 26 30 28 29 31 27 25
010 16 18 22 20 21 23 19 17
110 48 49 51 50 54 55 53 52
111 56 57 59 58 62 63 61 60
101 40 41 43 42 46 47 45 44
100 32 33 35 34 38 39 37 36
6.4 CÁC HỌ VI MẠCH SỐ: TTL VÀ CMOS

6.4.1 Tổng quan
Xét về cơ bản có 2 lọai thiết bị bán dẫn là lưỡng cực và đơn cực. Dựa trên các thiết
bị này, các mạch tích hợp được hình thành.
Các họ mạch logic lưỡng cực
Các yếu tố chính của IC lưỡng cực là điện trở, diode và BJT, hai họat động trong IC
lưỡng cực là: tắt và bão hòa, các họ logic lưỡng cực gồm:
- Mạch logic RTL
- Mạch logic DCTL
- Mạch logic HTL
- Mạch logic TTL
- Mạch logic Schottky TTL
- Mạch logic ECL
Các họ mạch logic đơn cực
Các thiết bị MOS là các thiết bị đơn cực và chỉ có các MOSFET được vận hành trong
các mạch logic MOS, các mạch logic MOS là:
- PMOS
- NMOS
- CMOS
6.4.2 Các đặc trưng của các vi mạch số

Phân lọai các IC số
Bảng Lọai IC Các cổng căn bản Số các linh

6.10 kiện
Tổ hợp quy mô nhỏ SSI Nhỏ hơn 12 Lên đến 99
Tổ hợp quy mô trung bình 12-99 100-999

MSI
Tổ hợp quy mô lớn LSI 100-999 1000-9999
Tổ hợp quy mô rất lớn VLSI Lớn hơn 1000 Lớn hơn 10000
Các đặc trưng
- Tốc độ họat động, lệ thuộc vào thời gian trễ truyền đạt
Hình 6.20
- Tổn hao công suất, xác định bởi tích số nguồn cung cấp Vcc và dòng Icc (giá trị
trung bình của dòng Icc mức 0 và mức 1), đơn vị mW
I CCH + I CCL
I cc (trung bình )=
2
P D (trung bình)=I CC (trung bình)×Vcc
ICCH: dòng điện qua vi mạch khi các ngõ ra của vi mạch ở mức cao
ICCL: dòng điện qua vi mạch khi các ngõ ra của vi mạch ở mức thấp
- Tích số tốc độ - công suất:
 Mong muốn:
o Thời gian truyền trễ (nhỏ): tốc độ truyền nhanh
o Công suất tiêu thụ thấp
 Định nghĩa về chỉ số giá trị:
o Chỉ số giá trị, xác định bởi tích số tốc độ và công suất
o Chỉ số giá trị (pJ)= thời gian trì hõan truyền đạt (ns)x công suất (mW)
o Chỉ số giá trị càng nhỏ càng tốt
 Nhưng khi:
o P tăng thì thời gian truyền trễ giảm
o P giảm thì thời gian truyền trễ tăng
- Hệ số tải (Fan-out): là số lượng đầu vào logic chuẩn lớn nhất được phép nối với
một ngõ ra, hệ số tải càng cao càng thuận lợi.
Gọi n là số fan-out
n = min {nH, nL}
nH: là số cổng tải được mắc vào khi cổng thúc ở mức cao
nL: là số cổng tải được mắc vào khi cổng thúc ở mức thấp
I OH I OL
n H =| |; n L=| |
I IH I IL
- Các tham số dòng và áp:
 Điện áp đầu vào ở mức cao V IH (điện áp tối thiểu mà cổng có thể nhận biết
mức 1)
 Điện áp đầu vào ở mức thấp VIL (điện áp tối đa mà cổng có thể nhận biết
mức 0)
 Điện áp đầu ra ở mức cao VOH(điện áp tối thiểu tại đầu ra tương ứng mức 1)
 Điện áp đầu ra ở mức thấp VOL (điện áp tối đa tại đầu ra tương ứng mức 0)
 Cường độ dòng điện đầu vào mức cao I IH (dòng tối thiểu được cung cấp tương
ứng với mức 1)
 Cường độ dòng điện đầu vào mức thấp I IL (dòng tối đa được cung cấp tương
ứng với mức 0)
 Cường độ dòng điện đầu ra mức cao I OH (dòng cực đại mà ngõ ra cung cấp
tương ứng với mức 1)
 Cường độ dòng điện đầu ra mức thấp I OH (dòng cực tiểu mà ngõ ra cung cấp
tương ứng với mức 0)
- Nhiễu
Giới hạn nhiễu ở trạng thái cao, VNH, được định nghĩa như sau:
VNH = VOH(min) – VIH(min)
Giới hạn nhiễu ở trạng thái thấp, VNL, được định nghĩa như sau:
VNL = VIL(max) – VOL(max)
Ví dụ: đặc tính vào của họ TTL như bảng sau:
Tham số Tối thiểu Chuẩn Tối đa

VOL 0.2 0.4
VOH 2.4 3.4
VIL 0.8
VIH 2.0
- Miền nhiệt độ họat động, từ (0-70) 0C cho các ứng dụng tiêu dùng và công nghiệp,
từ -550C ÷ 1250C cho các mục đích quân sự.
- Tính đa dạng, khả năng tích hợp, giá thành, chế tạo, dễ phối hợp với vi mạch công
nghệ khác.
6.4.3 Họ TTL (TRANSISTOR-TRANSISTOR LOGIC)
6.4.3.1 Đặc tính:
Loạt IC TTL chuẩn đầu tiên gọi là seri 54/74, tùy theo hãng chế tạo sẽ có thêm các
tiền tố. VD, Texas Instruments có tiền tố SN, National Semiconductor dùng DM,
Signetic là S
Ví dụ, cổng NOR sẽ có các mã số khác nhau DM7402, SN7402…
Khoảng nhiệt độ và điện thế nguồn
Seri 74 vận hành trong khoảng điện thế 4.75 đến 5.25 và nhiệt độ 0 0C đến 700C
Seri 54 chấp nhận điện thế nguồn trong khoảng 4.5 đến 5.5 và nhiệt độ -55 0C đến
1250C
Mức điện thế của seri 74
Bảng 6.11 Tối thiểu Chuẩn Tối đa

VOL 0.2 0.4
VOH 2.4 3.4
VIL 0.8
VIH 2.0
Công suất tiêu hao bình quân một cổng khoảng 10mW
Thời gian trễ tiêu biểu tpLH = 11ns và tpHL = 7ns, trung bình 9ns
Đầu ra TTL chuẩn có thể kích thích 10 đầu vào TTL chuẩn
6.4.3.2 Phân loại theo ngõ ra:
- Ngõ ra totem pole
- Ngõ ra cực thu hở
- Ngõ ra 3 trạng thái

 Cấu hình đầu ra totem pole :
Hình 6.21
- Trong thực tế công nghệ chế tạo vi mạch, các diode sẽ được hình thành bằng cách
nối tắt cực C và cực B.
- Như vậy, ở ngõ ra các transistor Q3, Q4 và diode D1 nối xếp chồng hình thành ngõ
ra mạch TTL có ngõ ra cột totem
 TTL với ngõ ra cực thu hở (open collector output)
Sơ đồ điển hình của NAND cực thu hở
Hình 6.22: TTL với ngõ ra cực thu hở

Lưu ý: Mạch có cực thu để hở có thể được sử dụng như mạch Logic thông thường
bằng cách mắc thêm R thích hợp với tình trạng của tải.
 Họ TTL ba trạng thái (Tristate)
Ngoài 2 trạng thái cơ bản 1 và 0, các mạch logic còn có thêm trạng thái tổng trở
cao Hi-Z
Ví dụ xét cổng NOT 3 trạng thái sau:

Hình 6.23: Họ TTL ba trạng thái

Hoạt động:
- Khi E=1: diode D2 phân cực nghịch ⇒ X= A
- Khi E=0: diode D2 phân cực thuận nên ngắn mạch xuống mass Q2, Q3. Do Q3 tắt
nên Q4 tắt. Vậy X hở mạch so với Vcc và mass.
Ưu điểm của mạch 3 trạng thái:
Cho phép nối song song các ngõ ra và cho lưu thông từ cổng này sang cổng khác theo
ý. Tuy nhiên, do các ngõ ra của mạch 3 trạng thái được nối song song nên mỗi lần chỉ
có một trong ba ngõ ra hoạt động.
6.4.3.3 Họ TTL cải tiến
Bảng 6.12
- TTL công suất thấp: (74Lxx – Low power)
- TTL công suất cao: (74Hxx – High power)
- TTL Schottky: (74Sxx)
- TTL Schottky công suất thấp: (74LSxx)
- TTL Schottky nâng cao: (74ASxx - Advanced)
- TTL Schottky: (74ALSxx)
- TTL tốc độ cao: (74F – Fast)
6.4.4 MẠCH LOGIC MOS

Chuyển mạch MOSFET cơ bản
Hình 6.24: Chuyển mạch MOSFET

Mạch số dùng MOSFET được phân thành 3 nhóm: P-MOS, N-MOS và CMOS
- P-MOS: chỉ dùng cổng MOSFET kênh P
- N-MOS: chỉ dùng cổng MOSFET kênh N
- CMOS: dùng kênh P-MOS kết hợp với N-MOS
 Loại N-MOS và P-MOS có mức độ tích hợp cao (hơn TTL rất nhiều) và hơn cả
CMOS
 Loại N-MOS có độ tích hợp gấp 2 lần P-MOS, và tốc độ chuyển mạch cũng
nhanh hơn gấp 2 lần P-MOS (vì hạt tải electron của N-MOS nhanh hơn hạt tải
lỗ trống của P-MOS)
 Loại CMOS có cấu tạo phức tạp, mật độ tích hợp thấp hơn nhưng có vận tốc
chuyển mạch nhanh hơn (nhanh nhất trong họ MOS) và có công suất tiêu thụ
bé nhất trong họ.
6.4.4.1 Đặc điểm của logic MOS (Metal-Oxide-Semi Conductor)
Một số tính chất chung của các cổng logic họ MOS (NMOS, PMOS và CMOS) có thể
kể ra như sau:
- Nguồn cấp điện: V từ 3V đến 15V

DD
- Mức logic: V (max) = 0V V (min) = V

OL OH DD
V (max) = 30% V V (min) = 70%V

IL DD IH DD
- Lề nhiễu: V = 30%V V = 30%V

NH DD NL DD
Với nguồn 5V, lề nhiễu khỏang 1,5V, rất lớn so với họ TTL.
- Thời trễ truyền tương đối lớn, khoảng vài chục ns, do điện dung ký sinh ở ngã vào
và tổng trở ra của transistor khá lớn.
- Công suất tiêu tán tương đối nhỏ, hàng nW, do dòng qua transistor MOS rất nhỏ.
- Số Fan Out: 50 UL
Do tổng trở vào của transistor MOS rất lớn nên dòng tải cho các cổng họ MOS rất
nhỏ, do đó số Fan Out của họ MOS rất lớn, tuy nhiên khi mắc nhiều tầng tải vào một
tầng thúc thì điện dung ký sinh tăng lên (gồm nhiều tụ mắc song song) ảnh hưởng
đến thời gian giao hoán của mạch nên khi dùng ở tần số cao người ta giới hạn số Fan
Out là 50, nghĩa là một cổng MOS có thể cấp dòng cho 50 cổng tải cùng loạt.
Như đã nói ở trên, CMOS có cải thiện thời trễ truyền so với loại NMOS và PMOS,
tuy nhiên mật độ tích hợp của CMOS thì nhỏ hơn hai loại này. Dù sao so với họ TTL
thì mật độ tích hợp của họ MOS nói chung lớn hơn rất nhiều, do đó họ MOS rất thích
hợp để chế tạo dưới dạng LSI và VLSI.
6.4.4.2 HỌ CMOS
Công nghệ CMOS tung ra các sản phẩm có đặc điểm hiệu suất ngày càng tốt hơn,
cung cấp không chỉ tất cả chức năng logic có ở TTL, mà còn nhiều chức năng đặc
biệtkhông có ở TTL.
Lưu ý: không bao giờ được phép thả nổi các đầu vào CMOS không dùng đến, tất
cả đầu vào CMOS phải được nối hoặc với mức điện thế cố định (0 hoặc V DD) hoặc với
đầu vào khác (Lý do đầu vào CMOS thả nổi rất nhạy với tạp âm nhiễu và tĩnh điện
vốn có thể dễ dàng phân cực MOSFET ở trạng thái dẫn điện).
Bảng 6.13
 Lọat 4000:
- Điện áp cung cấp : +3V ÷ +15 V
- Công suất tiêu thụ rất thấp
- Tốc độ chuyển mạch rất chậm so với TTL

- Dòng ra rất thấp
 Lọat 74C
- Giống lọat 4000 nhưng có cấu trúc chân giống hệt họ TTL (74xx).
- Cho phép thay thế dễ dàng 1 số vi mạch TTL bằng CMOS
 Lọat 74HC (High Speed CMOS):
- Là lọai cải tiến của 74C
- Có cấu trúc chân giống hệt họ TTL nhưng họat động ở tốc độ cao
- Điện áp cung cấp: +2V ÷ +6 V
 Lọat 74HCT:
- Cũng là lọai CMOS chuyển mạch nhanh
- Có cấu trúc chân và đặc tính điện giống hệt họ TTL (Điện áp cung cấp: +2V ÷ +6 V)
=> Có thể dùng TTL lái trực tiếp CMOS
 Loạt 74AC và 74ACT (Advance CMOS):
74AC và 74ACT cải tiến của 74HC và 74HCT về mặt nhiễu bằng cách sắp xếp lại
thứ tự các chân, do đó nó không tương thích với TTL về sơ đồ chân.
6.4.5 Một số cổng

Tất cả các cổng đều thuộc loại tích hợp SSI
Bảng 6.14
TÓM TẮT
Trong bài này, học viên nắm vững được:
- Các hệ thống số đếm gồm thập phân, nhị phân, bát phân, thập lục phân.
- Chuyển đổi qua lại được giữa các hệ thống số đếm gồm thập phân, nhị phân, bát
phân, thập lục phân.
- Biết các bộ mã hóa thông dụng như: mã BCD, mã excess-3, mã Gray, mã

Johnson.
- Các phép tóan cơ bản của đại số Boolean gồm phép tóan AND, OR, NOT
- Các định lý cơ bản của đại số Boolean gồm: phép giao hóan, kết hợp và phân phối;
phép phủ định hai lần; định lý DeMorgan; và các định lý cho phép tóan XOR.
- Ký hiệu và bảng sự thật của các cổng logic gồm cổng NOT, đệm, AND, OR, NAND,
NOR, XOR và X-NOR.
- Thuật ngữ dùng trong vi mạch số:
 Các tham số về dòng và áp: điện áp đầu vào ở mức cao V IH, điện áp đầu vào
ở mức thấp VIL, điện áp đầu ra ở mức cao V OH, điện áp đầu ra ở mức thấp
VOL. Tương tự, Cường độ dòng điện đầu vào mức cao I IH, IIL, IOH, IOL
 Khả năng chia tải fan-out: là số lượng đầu vào logic chuẩn lớn nhất được
phép nối với một ngõ ra
 Thời gian truyền trễ: tpHL, tpLH
 Công suất tiên thụ:
o Chú ý nguồn cung cấp cho TTL là VCC, nguồn cung cấp cho CMOS là VDD
o P D (trung bình)=I CC (trung bình)×Vcc
 Tích số tốc độ - công suất: đơn vị là pJ (nếu thời gian có đơn vị là ns, công
suất có đơn vị là mW)
 Tính chống nhiễu:
o Ngưỡng nhiễu dc: nhiễu trạng thái cao VNH , nhiễu trạng thái thấp VNL
o Ngưỡng nhiễu ac: do ảnh hưởng của đáp ứng xung nên ngưỡng nhiễu ac
lớn hơn ngưỡng nhiễu dc
 Cấp dòng và rút dòng:
o Cổng cấp dòng: cổng thúc cấp dòng cho cổng tải
o Cổng rút dòng: cổng thúc rút dòng cổng tải
- Họ vi mạch TTL
Các loạt TTL:
 TTL công suất thấp: (74Lxx – Low power )
 TTL công suất cao: (74Hxx – High power )
 TTL Schottky: (74Sxx)
 TTL Schottky công suất thấp: (74LSxx)
 TTL Schottky nâng cao: (74ASxx - Advanced)
 TTL Schottky: (74ALSxx)
o Đặc tính của TTL chuẩn
o TTL có ngõ ra dạng cột totem thường không thể dùng làm AND nối dây
o TTL có ngõ ra cực thu để hở: cần mắc thêm điện trở RP bên ngoài
o TTL ngõ ra 3 trạng thái: cho phép nối song song các ngõ ra và lưu thông
từ cổng này sang cổng khác theo ý muốn.
- Họ vi mạch MOS
Mạch số dùng Mosfet
 P-MOS: chỉ dùng cổng MOSFET kênh P
 N-MOS: chỉ dùng cổng MOSFET kênh N

 Loại N-MOS và P-MOS có mức độ tích hợp cao (hơn TTL rất nhiều) và hơn cả
CMOS
 Mạch NOT, NAND, NOR dùng N-MOS
- Họ CMOS
 Loại CMOS có cấu tạo phức tạp, mật độ tích hợp thấp hơn nhưng tốc độ
chuyển mạch nhanh hơn N-MOS và P-MOS
 Công suất tiêu thụ bé nhất trong họ MOS
BÀI TẬP
Câu 1: Đổi các số nhị phân sau sang số thập phân:
a. 10110 b. 10001101 c. 10111111
Câu 2: Đổi các giá trị thập phân sau sang nhị phân:
a. 37 b. 189 c. 2313
Câu 3: Đổi các số bát phân sang số thập phân tương ứng:
a. 743 b. 1204
Câu 4: Đổi các số thập phân sau sang số bát phân:
a. 59 b. 372 c. 65,535
Câu 5: Đổi các số bát phân ở câu 4 thành số nhị phân
Câu 6: Đổi các số nhị phân ở câu 1 thành số bát phân
Câu 7: Hãy liệt kê các số bát phân liên tục từ 1658 đến 2008
Câu 8: Đổi các giá trị hex sau thành số thập phân:
a. 92 b. 1A6 c. 37FD
Câu 9: Đổi các giá trị thập phân sau sang Hex:
a. 75 b. 2048 c. 25,619
Câu 10: Đổi các giá trị nhị phân ở câu 1 sang thập lục phân
Câu 11: Đổi các giá trị Hex ở câu 8 sang nhị phân
Câu 12: Hãy liệt kê những số hex trình tự từ 280 đến 2A0.
Câu 13: Hãy mã hóa các số thập phân sau thành số BCD:
a. 47 b. 962 c. 1204
Câu 14: Đổi những số BCD sau thành số thập phân:
a. 10010100101010010
b. 000110000100
c. 010010010010
Câu 15: Hòan tất các biểu thức sau:
a. A + 1 = f. D . 1 =
b. A . A = g. D + 0 =
c. B. B= h. C+ C=
d. C + C = i. G + GF =
e. X . 0 =
j. y +w y=
Câu 16: Đơn giản biểu thức sau:
a. x= ABC + A C z=(B+C )( B+C ) A+B+C

e.
b. y=(Q+R)(Q+R ) x=(M +N )( M+ P)( N +P )

f.
c. w= ABC + A BC + A z= A B C+ AB C+B C D
g.
d. x= ABC + A BC+ ABC +A BC +A B C
Câu 17: Đơn giản biểu thức bên dưới dùng định lý DeMorgan:
a. A BC c. ABCD
b. A+B C d. ( M +N )( M +N )
Câu 18: Vẽ dạng sóng ngõ ra cho mạch hình 6.25:
Hình 6.25
Câu 19: Thay đổi cổng OR ở câu 18 thành cổng AND
a. Vẽ sóng ngõ ra
b. Vẽ sóng ngõ ra nếu ngõ vào A nối mass
c. Vẽ sóng ngõ ra nếu ngõ vào A nối +5V
Câu 20: Viết biểu thức Boolean cho ngõ ra X (Hình 6.26). Xác định giá trị của X ứng
với cácđiều kiện ngõ vào có thể và liệt kê các giá trị vào bảng sự thật.
Hình 6.26
Câu 21: Thay cổng OR thành cổng AND, cổng AND thành cổng OR ở hình 6.26, viết
biểu thức ngõ ra.
Câu 22: Ứng với mỗi biểu thức bên dưới, xây dựng mạch logic tương ứng,dùng cổng
AND, OR, cổng đảo.
a. x= AB(C+D )
b. y=( M+ N )+P Q
Câu 23: Vẽ dạng sóng ngõ ra X cho hình 6.27
Hình 6.27
Câu 24: Làm lại câu 23 với cổng NAND
Câu 25: Viết biểu thức ngõ ra cho mạch hình 6.28 và xác định bảng sự thật
Hình 6.28
Câu 26: Trình bày cách tạo cổng NOR 2 ngõ vào từ cổng NAND 2 ngõ vào.
Câu 27: Chỉ ra cách thực hiện X =A BC bằng 1 cổng NOR 2 ngõ vào và 1 cổngNAND 2
ngõ vào.
Câu 28: Thực hiện biểu thức Y = ABCD sử dụng các cổng NAND 2 ngõ vào.
BÀI 7: HỆ TỔ HỢP
Sau khi học xong bài này, học viên có thể:
- Nắm vững được khái niệm về mạch tổ hợp
- Biết các phương pháp thiết kế mạch logic tổ hợp
- Hiểu được mục đích của việc rút gọn hàm logic và nắm được các phương pháp rút
gọn hàm logic:
 Phương pháp đại số
 Phương pháp dùng bìa Karnaugh
- Phân tích và sử dụng mạch giải mã, mạch mã hóa
- Biết cách thiết kế một số mạch giải mã thông dụng như: giải mã 3 sang 8, giải mã
n sang 2n, giải mã 7 đoạn, giải mã BCD sang 10,…
- Biết cách thiết kế một số mạch mã hóa thông dụng như: mạch mã hóa 8 sang 3,
mã hóa ưu tiên Octal sang Binay và mã hóa ưu tiên 10 sang BCD,…
- Hiểu được hoạt động của bộ so sánh độ lớn.
- Hiểu được hoạt động của mạch chọn kênh và mạch phân kênh qua các mạch ứng
dụng.
7.1 GIỚI THIỆU

Mạch số được chia làm 2 loại là mạch tổ hợp và mạch tuần tự.
Mạch tổ hợp là mạch mà mức logic ngõ ra chỉ phụ thuộc vào tổ hợp logic ngõ vào
hiện tại.
Một mạch tổ hợp thì không có đặc tính nhớ.
Mô hình mạch tổ hợp với n đầu vào và m đầu ra được mô tả như sau:
Hình 7.1: Sơ đồ khối mạch tổ hợp
7.2 CÁCH THIẾT KẾ MẠCH LOGIC TỔ HỢP

 Các bước thiết kế mạch logic tổ hợp
- Ứng với mỗi tổ hợp ngõ vào, đặt các mức logic ngõ ra theo yêu cầu thiết kế, tất cả các
khả năng ngõ ra của một mạch logic có thể được biểu diễn thông qua bảng sự thật.
- Từ bảng sự thật suy ra biểu thức Boolean cho mạch cần thiết kế
- Rút gọn biểu thức Boolean
- Chuyển biểu thức Boolean thành mạch logic tổ hợp
Ví dụ 1:
Thiết kế một mạch logic 3 ngõ vào, A, B, C với yêu cầu: ngõ ra sẽ ở mức cao khi
có ít nhất 2 ngõ vào ở mức cao
Giải.
Bước 1. Thiết lập một bảng sự thật, có tất cả 8 khả năng đối với ngõ vào. Dựa vào
yêu cầu bài toán, ngõ ra sẽ ở mức 1 khi có 2 hay 3 ngõ vào ở mức 1, các trường hợp
còn lại ngõ ra ở mức 0.
Bảng 7.1 A B C X Minterm

0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1 A BC
1 0 0 0
1 0 1 1 A BC
1 1 0 1 ABC
1 1 1 1 ABC
Bước 2. Viết biểu thức ngõ ra dưới dạng minterm (cho mỗi trường hợp x=1)
X =A BC +A B C +AB C +ABC
Bước 3. Biểu thức trên có thể rút gọn bằng nhiều cách, ta có thể nhóm các số
hạng lại với nhau, ở đây số hạng ABC có 2 biến chung với các số hạng khác cho nên
có thể viết lại
X =A BC +ABC+ A B C+ ABC+ AB C+ ABC

Nhóm các số hạng lại với nhau
X =BC ( A + A )+AC (B+B )+ AB(C+C )

Bước 4. Biểu thức ngõ ra được thực hiện như hình 7.2a:
Hình 7.2
Người ta cũng có thể biến đổi biểu thức trên thành x=C(B + A) + AB, và mạch
logic được thực hiện như hình 7.2b.
Mạch hình 7.2b có phần đơn giản hơn vì chỉ sử dụng các cổng 2 ngõ vào thay vì
phải sử dụng cổng OR 3 ngõ vào như mạch hình 7.2a. Trên thực tế người thiết kế vẫn
chọn mạch 7.2a bởi vì nhiều lý do, một trong những lý do là tín hiệu ngõ vào A, B ở
mạch 7.2b phải qua 3 cổng logic trước khi được đưa ra ngõ ra. Điều này có thể ảnh
hưởng rất lớn trong một hệ thống số tốc độ cao.
Ví dụ 2: Thiết kế một mạch logic 4 ngõ vào, A, B, C, D (trong đó A ứng với MSB,
và D ứng với LSB) với yêu cầu ngõ ra sẽ ở mức cao khi giá trị thập phân của các ngõ
vào ABCD > 610.
7.3 TRƯỜNG HỢP KHÔNG XÁC ĐỊNH (DON’T CARE)

Khi thiết kế một mạch logic, có thể có một số trường hợp mà người thiết kế không
sử dụng tới, trường hợp đó ta gọi là không xác định (don’t care, viết tắt là d), và giá
trị ngõ ra ứng với các trường hợp không xác định có thể là 0 hoặc 1. Khi viết vào bảng
sự thật những trường hợp không xác định, ta dùng ký hiệu X.
Trong trường hợp không xác định người thiết kế có thể đặt nó là 0 hay 1 sao cho
có thể rút gọn được hàm ngõ ra là tối ưu nhất.
y=∑ ABC ̣(5 , 6 ,7 )+d (3 , 4 )

Ví dụ: Viết bảng sự thật cho hàm:
Giải
A B C y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 X Không
xác định
1 0 0 X
1 0 1 1
1 1 0 1
1 1 1 1
7.4 RÚT GỌN HÀM BOOLE BẰNG BÌA KARNAUGH

Bìa Karnaugh là bảng trạng thái được viết ở dạng bảng tuân theo nguyên tắc mã
Gray: 2 cột (hàng) kế cận chỉ có một biến đổi trạng thái. Giá trị hàm được viết vào
các ô, giá trị biến được viết theo cột (hàng).
7.4.1 Các bước thực hiện:

Bước 1. Biểu diễn hàm đã cho thành bảng Karnaugh
Bước 2. Xác định nhóm các tích cực tiểu hoặc các tổng cực tiểu (nhóm 2 k ô kế cận
hoặc đối xứng với điều kiện trong mỗi nhóm phải có ít nhất 1 ô chưa được nhóm
bởi các nhóm khác).
Bước 3. Trong mỗi nhóm, các biến có giá trị giống nhau thì giữ lại, các biến có giá
trị khác nhau thì đơn giản, sau đó viết hàm kết quả theo tổng hoặc theo tích.
7.4.2 Tích cực tiểu 2 ô kế cận:
Hình 7.3: Ví dụ tích cực tiểu 2 ô kế cận

Ví dụ, rút gọn bìa K sau:

Khi có 4 ô “1” kế cận nhau, ta có thể nhóm các ô này để có một biểu thức rút gọn
hơn

Ví dụ, rút gọn các bìa K sau (e,f):
- Dùng bìa Karnaugh đơn giản biểu thức sau:
x= A .B .C+B C+ A B
Đặt “1” vào ô chứa A.B.C (ô 000)
Đặt “1” vào ô có chứa BC (ô 001 và ô 101)

Đặt “1” vào ô có chứa A .B (ô 011 và ô 010)
7.5 BỘ GIẢI MÃ
Là mạch logic giải mã N-bit nhị phân ngõ vào thành M đường ngõ ra, chỉ duy
nhất một đường ngõ ra ở mức tích cực ứng với một tổ hợp N-bit ngõ vào. Gọi bộ
giải mã là bộ phát hiện mã
Hình 7.6: Sơ đồ khối tổng quát của mạch giải mã
Tuy nhiên, một số mạch giải mã không sử dụng hết 2 N mã ngõ vào, ví dụ mạch
giải mã BCD sang thập phân có mã 4 bit ở ngõ vào và 10 đường ra, mã BCD chỉ ứng
với tổ hợp mã nhị phân từ 0000 đến 1001, cho nên các tổ hợp từ 1010 đến 1111
không sử dụng, vì vậy ứng với tổ hợp ngõ vào không sử dụng thì khi thiết kế không
có ngõ ra nào tích cực.
Ví dụ 1: Mạch giải mã 3 sang 8
Mạch có 3 ngõ vào và 8 ngõ ra, còn được gọi là mạch giải mã nhị phân sang octal
(binary to octal decoder), với ngõ ra tích cực mức 1, có bảng sự thật như sau:
Bảng 7.2: C B A Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1
Chú ý: C là bit MSB, A là bit LSB.

Ta có: Q0 = C.B.A
Q1 = C.B.A
Q2 = C.BA
Q3 = C.BA
Q4 = CB.A
Q5 = CB.A
Q6 = CB.A
Q7 = CBA.
Hình 7.7: Mạch giải mã từ 3 sang 8
Trường hợp ngõ ra tích cực mức 0 làm tương tự như trên.
 Giải mã 3 sang 8 dùng IC 74LS138
(a) Sơ đồ chân
G2 A G2 B G1 Ngõ ra (Output)
0 0 1 Đáp ứng theo ngõ vào CBA (hay A2A1A0)

1 x x Không giải mã, tất cả ngõ ra ở mức cao
x 1 x Không giải mã, tất cả ngõ ra ở mức cao
x x 0 Không giải mã, tất cả ngõ ra ở mức cao
(b) Bảng sự thật IC 74LS138

Hình 7.8: (c) Sơ đồ cấu trúc vi mạch giải mã 74LS138

Ví dụ 2:
Xác định ngõ ra nào của 74LS138 tích cực ứng với các ngõ vào như sau:
a. G 2 A = 0, G 2 B = G1=1, A2 = A1 = 1, A0 = 0
b. G 2 A = G 2 B = 0, G1=1, A2 = 0, A1 = A0 = 1
Giải
a. Với
G2 B = 1 mạch không cho phép giải mã, tất cả các ngõ ra ở mức cao.
b. Tất cả các ngõ vào cho phép đều ở mức tích cực, mạch hoạt động ở chế độ giải
mã, A2A1A0 = 0112 = 310 do đó

Y3 tích cực và ở mức thấp, tất cả các ngõ ra còn lại
ở mức cao.
 Ghép các bộ giải mã liên tầng
Ta có thể ghép các bộ giải mã liên tầng để có thể giải mã được từ mã lớn hơn. Ví
dụ, kết hợp 2 bộ giải mã 3 sang 8 để tạo thành 1 bộ giải mã 4 sang 16 dựa vào các
khả năng cho phép ở mức cao và mức thấp ở ngõ vào.
EN = 0 cho phép mạch giải hoạt động.
IC 74138 ở trên được cho phép giải mã khi A3 bằng 0.
IC 74138 bên dưới cho phép giải mã khi A3 bằng 1.

Hình 7.9: Ghép 2 bộ giải mã 3 sang 8 để tạo thành 1 bộ giải mã 4 sang 16

 Sử dụng bộ giải mã tạo các minterm
Các ngõ ra của bộ giải mã (ở chế độ cho phép) tương ứng với các minterm của các
ngõ vào.
Các minterm của các ngõ ra 74LS138 như sau:Y 0 =C . B. A ,Y 1 =C . B . A , v.v.
Nếu một hàm logic có các minterm như ngõ ra của bộ giải mã thì ta có thể sử
dụng bộ giải mã đó để xây dựng hàm trên
Ví dụ 3:
F=∑X ,Y ,Z (0 ,2 ,3,5)=X Y Z + X Y Z+ X YZ +X Y Z
Xét hàm
Có thể thiết lập hàm như hình 7.10:
Hình 7.10: Sử dụng bộ giải mã thực hiện hàm F

Quá trình thiết kế có thể chọn cách thiết kế này hoặc cách thiết kế khác tùy thuộc
vào tốc độ, giá thành ... Giải pháp sử dụng bộ giải mã rất thuận tiện vì có thể dễ
dàng thay đổi các minterm. Ngoài ra có thể thiết kế nhiều hàm logic ngõ ra, ví dụ sử
dụng bộ giải mã và cổng NAND thực hiện các hàm sau:
F=∑ X , Y , Z (2 , 4 ,5 ); G=∑ X , Y , Z (0 , 1 ,3 ); H =∑ X , Y , Z (3 , 6 , 7)
Hình 7.11: Sử dụng bộ giải mã thực hiện các hàm F, G, H
Ví dụ 5: Giải mã 7 đoạn
Bộ giải mã 7 đoạn có 4 ngõ vào theo mã BCD và 7 ngõ ra ứng với

mã 7 đoạn.
Bộ hiển thị 7 đoạn có thể là LED 7 đoạn hoặc bằng tinh thể lỏng
(LCD liquid – crystal display) được sử dụng trong các máy tính tay
hiển thị giá trị thập phân.
Đèn gồm 7 đoạn mang tên a, b, c, d, e, f, g sắp xếp theo hình số 8
Bên dưới mặt mỗi đoạn là một số đèn led (thường là 3) và tiêu chuẩn phản chiếu
ánh sáng lên mặt. Tùy tổ hợp các đoạn sáng mà ta có các số và chữ khác nhau. Ví dụ
b, c sáng cho ta số 1; a, b, g, e, d sáng cho ta số 2… đèn led 7 đoạn có nhiều cỡ (từ
khoảng ½ cm đến vài cm) và nhiều màu (đỏ, vàng, xanh lá, xanh dương).
LED 7 đoạn có 2 loại: loại Anode chung và loại Cathode chung: loại cathode chung
và loại anode chung
Hình 7.12: Các loại LED 7 đoạn
Ví dụ 6:
74LS49 có ngõ ra tích cực mức cao, LED tương ứng là cathode chung như hình bên
Bảng sự thật của 74LS49 (tra phần phụ lục)
Hình 7.13: Giải mã BCD sang LED 7 đoạn cathode chung (IC 74LS49)
Chú ý: Khi sử dụng Led đơn hay Led 7 đoạn cần có điện trở hạn dòng.
Ví dụ, Tính giá trị điện trở hạn dòng cho led 7 đoạn nếu dòng hoạt động là 10mA,
tại điện áp 2.7V led hoạt động bình thường. Và nếu VCC = 5V.
Ta có:
V CC −V Led 5 V −2 .7 V
R1 = = =230 (Ω)
I Led 10 mA
Chọn R = 220.
Hình 7.14
Ví dụ 7:Khảo sát IC 7447 (giải mã/thúc BCD sang 7 đoạn)
IC 7447 có ngõ ra tích cực mức thấp và là loại cực thu để hở và có dòng rút 24mA
ở mức thấp [0] và kéo lên 15V ở mức cao. Do ngõ ra tác động ở mức thấp nên thích
hợp để thúc trực tiếp các led 7 đoạn loại anode chung hay các đèn tim dòng thấp.
Hình 7.15: Giải mã BCD sang LED 7 đoạn anode chung (IC 74LS47)
Mạch giải mã 7447 có 3 ngõ vào phụ là LT , RBI , BI / RBO , nhất là ngõ BI / RBO
vừa là ngõ vào xóa vừa là ngõ ra xóa dợn sóng khiến nó có khả năng đặc biệt. Sự
hoạt động của các ngõ phụ này được tóm lược ở bảng 7.3:
Bảng 7.3
LT RBI BI / RBO Kiểu chỉ báo ở đèn
1 1 - Ra 1 - Đèn sáng bình thường theo mã số BCD vào.
0 X - Ra 1 - Thử đèn: cả 7 đoạn của đèn led đều sáng độc lập
với mã số BCD vào.
X X - Vào 0. - Hiển thị bị xoá (đèn tắt) độc lập với mã BCD vào.
1 0 - Bình thường ra - Đèn sáng bình thường theo mã BCD vào, ngoại
1, xuống 0 trong trừ số không (số 0 không được hiển thị).
lúc xóa số 0.
- LT (Lamp Test): thử đèn
- BI (Blanking Input): Ngõ vào xóa. Khi BI = [0] các ngõ ra đều tắt bất chấp trạng
thái ở các ngõ vào khác.
- RBI (Ripple – Blanking Input): Ngõ vào xóa dợn sóng, được để không hay nối lên
cao khi không được dùng để xoá số 0 (số 0 ở trước số có nghĩa hay số 0 thừa bên
sau dấu chấm thập phân).
- RBO (Ripple – Blanking Ouput): Ngõ ra xóa dợn sóng.
Ví dụ 8:Giải mã BCD sang 10 dùng IC74LS42
Cách thiết kế mạch giải mã BCD sang thập phân thì tương tự như
cách thiết kế mạch 3 sang 8 (xem như một bài tập về nhà)
Hình 7.16
IC giải mã BCD sang thập phân: 74LS42 (bảng sự thật tra phần phụ lục)
7.6 BỘ MÃ HÓA
Mạch mã hóa là mạch hoạt động ngược lại với mạch giải mã. Mạch mã hóa có 2n
(hoặc ít hơn) ngõ vào và có n ngõ ra. Trong số 2 n ngõ vào chỉ tồn tại 1 ngõ vào được
tích cực tại 1 thời điểm. Chỉ số của ngõ vào tích cực sẽ tạo ra tổ hợp nhị phân ở ngõ ra.
Hình 7.17: Sơ đồ khối tổng quát của mạch mã hóa

Ví dụ 1:Mã hóa 8 sang 3 (Octal sang nhị phân)
Bộ mã hóa 8 đường thành 3 đường chấp nhận 8 đầu vào và tạo mã đầu ra 3 bit
tương ứng với đầo vào được kích hoạt
Bảng sự thật và mạch logic cho mạch mã hóa Octal – Binary với ngõ vào tích cực
mức thấp
Bảng 7.4
A0 A1 A2 A3 A4 A0 A6 A7 Q2 Q1 Q0
X 1 1 1 1 1 1 1 0 0 0
X 0 1 1 1 1 1 1 0 0 1
X 1 0 1 1 1 1 1 0 1 0
X 1 1 0 1 1 1 1 0 1 1
X 1 1 1 0 1 1 1 1 0 0
X 1 1 1 1 0 1 1 1 0 1
X 1 1 1 1 1 0 1 1 1 0
X 1 1 1 1 1 1 0 1 1 1
Hình 7.18: Mạch mã hóa từ 8 sang 3

Lưu ý rằng A0 không kết nối với cổng logic bởi vì các ngõ ra bộ mã hóa mặc định
bằng 000 khi không có ngõ vào nào tích cực mức thấp.
Ví dụ 2:
Xác định các ngõ ra của bộ giải mã trên khi

A3 = A 5=0
 Mã hóa ưu tiên
Từ ví dụ trên thấy rằng khi có 2 ngõ vào tích cực cùng lúc đối với một bộ mã hóa
đơn giản sẽ dẫn đến kết quả không mong muốn
Để tránh tình trạng trên, thường người ta sử dụng bộ mã hóa ưu tiên, nghĩa là khi
có 2 hay nhiều ngõ vào cùng tích cực thì ngõ ra sẽ tương ứng với ngõ vào có độ ưu
tiên cao nhất. Việc xác định cấp ưu tiên cho mỗi tín hiệu đầu vào là công việc của
người thiết kế mạch, tất nhiên xuất phát từ yêu cầu thực tiễn.
Ví dụ 3:
Khi
A3 = A 5=0 thì ngõ ra sẽ tương ứng với
A5 nghĩa là 101.
Xét một hệ thống với 2 n ngõ vào, mỗi ngõ vào biểu thị cho một yêu cầu của một
thiết bị như hình 7.19:
Hình 7.19:
Đây là một cấu trúc thường được sử dụng trong một hệ thống con input/output
của bộ vi xử lý, ở đây các ngõ vào là các yêu cầu ngắt.
Để giải bài toán ưu tiên đối với các ngõ vào nghĩa là khi có nhiều yêu cầu cùng một
lúc, ta viết biểu thức logic cho ngõ ra của bộ mã hóa ưu tiên.
Ví dụ 5
Với mạch mã hóa ưu tiên 8-3 như bảng 7.5:

Bảng 7.5:
I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0
1 0 0 0 0 0 0 0 0 0 0
X 1 0 0 0 0 0 0 0 0 1
X X 1 0 0 0 0 0 0 1 0
X X X 1 0 0 0 0 0 1 1
X X X X 1 0 0 0 1 0 0
X X X X X 1 0 0 1 0 1
X X X X X X 1 0 1 1 0
X X X X X X X 1 1 1 1
Để viết biểu thức ngõ ra, đầu tiên ta định nghĩa 8 biến trung gian H 0 đến H7 như
sau:
H7 = I 7
I I
H6 = 6 7
I I .I
H5 = 5 6 7
…
I .I . I . I .I .I . I .I
H0 = 0 1 2 3 4 5 6 7
Từ biểu thức trung gian, viết lại biểu thức ngõ ra như sau:
A2 = H4 + H5 + H6 + H7
A1 = H2 + H3 + H6 + H7
A0 = H1 + H3 + H5 + H7
 74148 là bộ mã hóa ưu tiên octal to binary: 10 9

11 IN 0 A0
12 IN 1 7
- I7 có độ ưu tiên cao nhất. 13 IN 2 A1
1 IN 3 6
IN 4 A2
- Ngõ vào EI (Enable Input) cho phép hoặc không cho 2
IN 5
3 14
4 IN 6 GS
phép IC thực hiện nhiệm vụ mã hóa IN 7
5 15
EI E0
- 74LS148 có hai ngõ ra GS và EO. 74LS148
Hình 7.20: Sơ đồ chân IC 74LS148
 Ngõ GS (Group Select) tích cực mức 0 khi IC hoạt động ở chế độ mã hóa và
có 1 hoặc nhiều ngõ vào đang tích cực.
 EO (Enable Output) được thiết kế để tính đến trường hợp cần nối tiếp nhiều IC
74LS148. Ngõ ra EO sẽ tích cực mức 0 khi EI tích cực mức 0 và không có ngõ
vào nào tích cực.
Bảng 7.6: Bảng sự thật của IC 74LS148
Input Output
EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO
1 X X X X X X X X 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1 1 1 1 0
0 X X X X X X X 0 0 0 0 0 1
0 X X X X X X 0 1 0 0 1 0 1
0 X X X X X 0 1 1 0 1 0 0 1
0 X X X X 0 1 1 1 0 1 1 0 1
0 X X X 0 1 1 1 1 1 0 0 0 1
0 X X 0 1 1 1 1 1 1 0 1 0 1
0 X 0 1 1 1 1 1 1 1 1 0 0 1
0 0 1 1 1 1 1 1 1 1 1 1 0 1
 Bộ mã hóa ưu tiên 10 đường thành BCD:
74147 là bộ mã hóa ưu tiên 10 đường sang BCD, nó có 9 đầu vào tích cực ở mức
thấp, biểu thị các ký số thập phân từ 1 đến 9, tạo mã BCD đảo tương ứng với đầu vào
được kích hoạt có số thứ tự cao nhất.
Hình 7.21: Sơ đồ chân IC 74LS147
Dựa vào bảng trạng thái ta thấy:
- Trạng thái đầu tiên cho thấy tất cả các đầu vào đều ở trạng thái cao không tích
cực, ngõ ra sẽ là 1111, vì ngõ ra là ngõ ra đảo nên đảo của 1111 là 0000, giá trị
BCD là 0.
- Trạng thái thứ 2 cho thấy mức thấp tại I9 bất chấp các ngõ vào khác làm ngõ ra
sẽ là 0110 và nghịch đảo là 1001 tương ứng mã BCD là 9.
- Trạng thái thứ 3 cho thấy mức thấp tại I8 làm I9 ở mức cao làm ngõ ra sẽ là 0111
và nghịch đảo là 1000 tương ứng mã BCD là 8.
- Tương tự các dòng còn lại trong bảng trạng thái cho thấy mức thấp tại đầu vào bất
kỳ, với điều kiện tất cả đầu vào có số thứ tự cao hơn đều ở mức cao, sẽ tạo mã
đảo của mã BCD cho đầu vào đó.
Bảng 7.7: Bảng trạng thái của IC 74LS147
Input Output
I1 I2 I3 I4 I5 I6 I7 I8 I9 D C B A
1 1 1 1 1 1 1 1 1 1 1 1 1
X X X X X X X X 0 0 1 1 0
X X X X X X X 0 1 0 1 1 1
X X X X X X 0 1 1 1 0 0 0
X X X X X 0 1 1 1 1 0 0 1
X X X X 0 1 1 1 1 1 0 1 0
X X X 0 1 1 1 1 1 1 0 1 1
X X 0 1 1 1 1 1 1 1 1 0 0
X 0 1 1 1 1 1 1 1 1 1 0 1
0 1 1 1 1 1 1 1 1 1 1 1 0
Các đầu ra của 74147 thường sẽ ở mức cao khi không có đầu vào nào được kích
hoạt. Điều này ứng với trạng thái đầu vào 0 thập phân. Không có đầu vào I0, vì bộ
mã hóa thừa nhận trạng thái đầu vào 0 thập phân khi tất cả đầu vào khác đều ở mức
cao.
Vì các ngõ ra là đảo cho nên để có được mã BCD đúng ở ngõ ra người ta thêm các
cổng đảo cho mỗi ngõ ra.
- Mã hóa bàn phím
Các phím có thể là bàn phím từ 0 đến 9 trong máy tính. Khi một phím được nhấn,
ngõ ra sẽ là mã BCD của phím nhấn đó. Khi có 2 phím được nhấn cùng lúc thì phím
ngõ ra sẽ là mã BCD của phím ưu tiên cao nhất.
Hình 7.22: Bộ mã hóa bàn phím dùng 74LS147
7.7 BỘ SO SÁNH
Bộ so sánh là hệ tổ hợp có nhiệm vụ so sánh 2 số nhị phân không dấu A và B (mỗi
số n bit).
Bộ so sánh có 3 ngõ ra (A>B), (A=B) và (A<B); chỉ có 1 ngõ ra tích cực theo kết
quả so sánh.
7.7.1 Mạch so sánh hai số 1 bit

Bảng sự thật: Sơ đồ khối:
A B (A>B) (A<B) (A=B)

0 0 0 0 1
0 1 0 1 0
1 0 1 0 0
1 1 0 0 1
Các hàm ngõ ra:
( A>B )=A .B
( A<B )= A .B
( A=B )= A .B+ A . B= A ⊕ B
Sơ đồ mạch:
Hình 7.23: Mạch so sánh hai số 1 bit
7.7.2 Mạch so sánh hai số 1 bit có ngõ vào điều khiển

Sơ đồ khối:
Bảng sự thật:
(A>B)I (A<B)I (A=B)I A B (A>B)O (A<B)O (A=B)O

1 0 0 X X 1 0 0
0 1 0 X X 0 1 0
0 0 1 0 0 0 0 1
0 0 1 0 1 0 1 0
0 0 1 1 0 1 0 0
0 0 1 1 1 0 0 1
Các hàm ngõ ra:
( A> B )O =( A > B )I + ( A=B )I . A . B
( A< B )O =( A < B )I + ( A=B )I . A . B
( A=B )O=( A=B )I . A . B+ ( A=B )I . A . B=( A=B ) I . ( A ⊕B )
Sơ đồ mạch:
Hình 7.24: Mạch so sánh hai số 1 bit có ngõ vào điều khiển
7.7.3 Mạch so sánh hai số n bit

Để so sánh 2 số nhiều bit, trước tiên người ta so sánh 2 bit cao nhất (MSB), kết
quả lớn hoặc nhỏ hơn do 2 bit này quyết định, nếu 2 bit MSB bằng nhau người ta so
sánh 2 bit có trọng số thấp hơn tiếp theo và kết quả được quyết định theo cách tương
tự như ở 2 bit MSB. . . Sự so sánh được lặp lại cho đến bit LSB để được kết cuối cùng.
Ví dụ: Mạch so sánh 2 số nhị phân 4 bit
Hình 7.25: Mạch so sánh 2 số nhị phân 4 bit

10 7
IC so sánh 74LS85 12 A0 A <B O 6
13 A1 A =B O 5
15 A2 A >B O
A3
Trên thị trường có sẵn loại IC so sánh 4 bit 7485 có ngõ nối 9
11 B0
mạch để mở rộng việc so sánh cho số nhiều bit hơn. 14 B1
B2
1
B3
2
3 A <B I
4 A =B I
A >B I
Bảng sự thật của IC 7485: 7485
Trạng Ngõ vào so sánh Ngõ vào nối mạch Ngõ ra

thái
A3,B3 A2,B2 A1,B1 A0,B0 (A>B) (A<B) (A=B) (A>B) (A<B) (A=B)
I I I O O O
1 A3>B3 X X X X X X 1 0 0
2 A3<B3 X X X X X X 0 1 0
3 A3=B3 A2>B2 X X X X X 1 0 0
4 A3=B3 A2<B2 X X X X X 0 1 0
5 A3=B3 A2=B2 A1>B1 X X X X 1 0 0
6 A3=B3 A2=B2 A1<B1 X X X X 0 1 0
7 A3=B3 A2=B2 A1=B1 A0>B0 X X X 1 0 0
8 A3=B3 A2=B2 A1=B1 A0<B0 X X X 0 1 0
9 A3=B3 A2=B2 A1=B1 A0=B0 1 0 0 1 0 0
10 A3=B3 A2=B2 A1=B1 A0=B0 0 1 0 0 1 0
11 A3=B3 A2=B2 A1=B1 A0=B0 X X 1 0 0 1
12 A3=B3 A2=B2 A1=B1 A0=B0 1 1 0 0 0 0
13 A3=B3 A2=B2 A1=B1 A0=B0 0 0 0 1 1 0
7.8 BỘ CHỌN KÊNH – PHÂN KÊNH

7.8.1 Bộ chọn kênh
Một bộ chọn kênh tương tương với bộ chuyển mạch số, nó kết nối data từ n nguồn
khác nhau. Ngõ ra sẽ chọn một trong các nguồn data ngõ vào tùy thuộc vào các ngõ
lựa chọn
Hình 7.26: Sơ đồ khối tổng quát của bộ chọn kênh (MULTIPLEXERS)

Với 2n ngõ vào thì cần n bit Select
7.8.1.1 Mạch chọn kênh 2 ngõ vào cơ bản
Select Output
0 Z=I0
1 Z=I1
Z=I 0 . S+I 1 . S
Hình
7.27: Mạch chọn kênh 2 ngõ vào
7.8.1.2 Mạch chọn kênh 4 ngõ vào
S1 S0 Output
0 0 Z=I0
0 1 Z=I1
1 0 Z=I2
1 1 Z=I3
Hình 7.28: Mạch chọn kênh 4 ngõ vào
7.8.1.3 Mạch chọn kênh 8 ngõ vào 74LS151
Mạch chọn kênh này có một ngõ vào cho phép G làm cho ngõ ra có cả 2 trạng
thái: trạng thái thường và trạng thái đảo.
Khi G = 0 các ngõ vào C, B, A sẽ chọn một dữ liệu ngõ vào (D0  D7) đưa đến
ngõ ra Y.
Khi G = 1 mạch chọn kênh ngưng hoạt động, vì thế Y = 0 bất chấp đến mã đầu
vào chọn lựa (select). Hoạt động của mạch được tóm tắt ở bảng sự thật như sau.
(a) Sơ đồ cấu trúc
W =Y
(c) Sơ đồ chân
(b) Bảng sự thật
Hình 7.29: Vi mạch chọn kênh 8 ngõ vào 74LS151
Ví dụ
Dùng 2 IC 74LS151 và 1 cổng đảo, một cổng OR thiết kế mạch chọn kênh 16 ngõ
vào, 1 ngõ ra và 4 ngõ select S0, S1, S2, S3.
4 6
3 D0 W
2 D1 5
1 D2 Y
DATA IN 15 D3
14 D4
13 D5
12 D6
D7
S0 11 1
10 A 3
S1 B X
S2 9 2
7 C
S3 G 74LS 32
74LS 151
4 6
3 D0 W
2 D1 5
1 D2 Y
DATA IN 15 D3
14 D4
1
13 D5
12 D6
D7
11
10 A
2
9 B
7 C
G
74LS 151
Hình 7.30: Mạch chọn kênh 16 ngõ vào dùng 2 IC 74LS151
7.8.1.4 Mạch chọn kênh 2 nhóm ngõ vào 74LS157
74LS157 chứa 2 nhóm ngõ vào như hình 7.31:
G A /B 1Y 2Y 3Y 4Y
1 X 0 0 0 0
0 0 1A 2A 3A 4A
0 1 1B 2B 3B 4B
(a) Bảng sự thật (b) Sơ đồ chân
Hình 7.31: Vi mạch chọn kênh 2 nhóm ngõ vào 74LS157
Hoạt động:
- Khi G = 0 và A /B = 0 thì 1Y = 1A; 2Y = 2A; 3Y = 3A; 4Y = 4A.
- Khi G = 0 và A /B = 1 thì 1Y = 1B; 2Y = 2B; 3Y = 3B; 4Y = 4B.
Và tất cả các ngõ ra ở mức thấp [0] khi G = 1.

7.8.1.5 Các ứng dụng của mạch chọn kênh
Các bộ chọn kênh có nhiều ứng dụng khác nhau trong các hệ thống số. Các ứng
dụng bao gồm: chọn data, họat động tuần tự, chuyển đổi song song sang nối tiếp,
tạo dạng sóng, tạo các hàm logic... phần này sẽ đề cập đến một số ứng dụng, một số
còn lại sẽ được xét đến ở các bài sau.
- Mạch tạo hàm logic:
Các bộ multiplexer có thể được dùng để thực hiện các hàm logic trực tiếp từ bảng
sự thật mà không cần đơn giản hoá hàm logic đó. Khi sử dụng multiplexer vào mục
đích này, các ngõ vào select được sử dụng như các biến logic và mỗi ngõ vào data
được nối với mức cao hay thấp sao cho thỏa mãn bảng sự thật.
Ví dụ, Thực hiện bảng sự thật sau sử dụng multiplexer:
C B A Z
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
Z=C .B . A +C B A +CBA
Hình 7.32: Thực hiện hàm logic dùng 74LS151

Các biến ngõ vào lần lượt
được nối đến các đầu vào A, B,
C sao cho các mức logic ở 3 đầu vào này sẽ quyết định đầu vào dữ liệu nào được phép
xuất hiện tại đầu ra Z. Theo bảng sự thật, Z giả sử ở mức thấp khi CBA = 000. Vì vậy
đầu vào D0 của bộ chọn kênh phải nối với mức thấp. Tương tự, Z giả định ở mức thấp
khi CBA = 011, 100, 101, 110 cho nên các đầu từ D 3 – D6 cũng phải được nối xuống
thấp. Các tổ hợp CBA khác phải tạo Z = 1, do vậy càc đầu vào D 1, D2, D7 của bộ chọn
kênh phải được nối lên cao.
- Mạch chuyển đổi song song sang nối tiếp (parallel to serial converter)
Nhiều hệ thống số xử lý các data nhị phân ở dạng song song (xử lý các bit đồng
thời) vì tốc độ xử lý nhanh hơn. Tuy nhiên, khi data được truyền trên một khoảng
cách xa, giải pháp truyền song song sẽ rất phiền phức vì phải cần đếm một lượng dây
nối lớn. Vì lý do này, các data nhị phân hoặc các thông tin ở dạng song song được
chuyển thành dạng nối tiếp trước khi được truyền trên một khoảng cách xa. Một
phương pháp để biến đổi song song sang nối tiếp là sử dụng bộ multiplexer như sau:
Hình 7.33: Bộ chuyển đổi song sang sang nối tiếp

Một bộ đếm 3 bit được sử dụng để cung cấp các bit mã chọn CBA từ 000 đến 111,
bằng cách này ngõ ra của Mux sẽ chọn từng kênh X itheo mỗi xung clock. Ví dụ, xung
clock đầu tiên CBA = 000 ngõ ra sẽ là X0, xung clock thứ hai CBA = 001 ngõ ra sẽ là
X1, cứ như thế ngõ ra Z sẽ là các ngõ vào như ở dạng nối tiếp X 7X6X5X4X3X2X1X0 với
X0 là LSB được truyền trước và X7 là MSB được truyền cuối cùng.
7.8.2 MẠCH PHÂN KÊNH (DEMULTIPLEXERS)

Mạch phân kênh hoạt động ngược lại với mạch chọn kênh. DEMUX có một ngõ vào
và nhiều ngõ ra. Ngõ vào điều khiển chọn (select) sẽ xác định ngõ ra mà ngõ vào sẽ
được truyền đến.
Hình 7.34: Sơ đồ khối tổng quát của bộ phân kênh (DEMUX)
7.8.2.1 Mạch phân kênh 1 sang 8
Bảng sự thật
Select Output
S2 S1 S0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
0 0 0 0 0 0 0 0 0 0 I
0 0 1 0 0 0 0 0 0 I 0
0 1 0 0 0 0 0 0 I 0 0
0 1 1 0 0 0 0 I 0 0 0
1 0 0 0 0 0 I 0 0 0 0
1 0 1 0 0 I 0 0 0 0 0
1 1 0 0 I 0 0 0 0 0 0
1 1 1 I 0 0 0 0 0 0 0
Từ bảng sự thật trên

ta viết được các biểu
thức ngõ ra như sau:
Y 0 =I⋅( S 2 S 1 S 0 )
Y 1 =I⋅( S2 S1 S 0 )
Y 2 =I⋅( S2 S1 S 0 )
Y 3 =I⋅( S2 S 1 S 0 )
Y 4 =I⋅( S 2 S1 S0 )
Y 5 =I⋅( S2 S1 S 0 )
Y 6 =I⋅( S 2 S 1 S 0 )
Y 7 =I⋅( S2 S 1 S 0 )
Hình 7.35: Sơ đồ mạch phân kênh 1 sang 8
7.8.2.2 Mạch phân kênh 1 sang 8 dùng 74LS138
Phần trước ta đã biết 74LS138 làm nhiệm vụ giải mã, đến đây ta sẽ tiếp tục ứng
dụng 74LS138 làm bộ phân kênh data và mạch chọn xung Clock
Hình 7.36: Mạch phân kênh 1 sang 8 dùng 74LS138
Ngõ vào G2A (cho phép) được dùng làm đầu vào dữ liệu (DATA), hai đầu vào cho
phép còn lại được ghim ở mức tích cực. Các ngõ vào C, B, A được dùng như mã ngõ
vào chọn lựa (select). Để minh họa hoạt động này, giả sử mã đầu vào chọn lựa là
000, với mã ngõ vào này chỉ có duy nhất một ngõ ra là
Y0 được kích hoạt, còn tất cả
các ngõ vào khác ở mức cao.

Y 0 = [0] nếu G 2 A = [0] và Y 0 = [1] nếu G 2 A = [1].
Tương tự như cách làm trên với các mã lựa chọn khác nhau cấp vào CBA sẽ tác
động tương ứng ngõ ra theo dữ liệu DATA.
7.8.2.3 Ứng dụng của mạch phân kênh
 Bộ chọn xung clock

Có rất nhiều ứng dụng dựa vào nguyên lý DEMUX. Hình 8.37 sử dụng 74LS138 làm
bộ chọn clock
Hình 7.37: Bộ chọn xung clock dùng 74LS138
Dưới sự điều khiển của các đường chọn lựa (select), tín hiệu xung được truyền đến
điểm đích theo yêu cầu. Ví dụ, với CBA = 000, tín hiệu xung Clock đưa vào G2 A sẽ
xuất hiện tại đầu ra Y0 .
Nếu CBA = 101, tín hiệu xung Clock đưa vào G2 A sẽ xuất hiện tại đầu ra Y5 .
TÓM TẮT
Trong bài này, học viên nắm vững:
- Các bước thiết kế mạch logic tổ hợp:
o Từ yêu cầu bài toán lập bảng sự thật
o Từ bảng sự thật suy ra biểu thức Boolean cho mạch cần thiết kế
o Rút gọn biểu thức Boolean
o Chuyển biểu thức Boolean thành mạch tổ hợp
- Các phương pháp rút gọn hàm logic:
 Phương pháp đại số: dùng các công thức, tiên đề và định lý trong đại số
Boolean để rút gọn hàm Boolean
 Phương pháp dùng bìaKarnaugh:
o Biểu diễn hàm logic thành bảng Karnaugh tuân theo nguyên tắc mã Gray
o Xác định nhóm các tích cực tiểu hoặc các tổng cực tiểu (nhóm 2 k ô kế cận
hoặc đối xứng với điều kiện trong mỗi nhóm phải có ít nhất 1 ô chưa được
nhóm bởi các nhóm khác)
o Trong mỗi nhóm, các biến có giá trị giống nhau thì giữ lại, các biến có giá trị
khác nhau thì đơn giản, sau đó viết hàm kết quả theo tổng hoặc theo tích
- Giải mã: là biến đổi từ dạng mã này sang dạng mã khác
- Giải mã phân đường (giải mã 3 sang 8)
- Giải mã BCD sang 10
- Giải mã/ thúc BCD sang 7 đoạn
- Có 2 loại Led 7 đoạn: anode chung và cathode chung
- Sử dụng Led (hay Led 7 đoạn) phải có điện trở hạn dòng
- Mạch mã hóa: ngược lại với quá trình giải mã
- Mã hóa Octal sang Binay
- Mã hóa ưu tiên Octal sang Binay
- Mã hóa ưu tiên 10 sang BCD
- Bộ so sánh độ lớn: Mạch so sánh hai số 1 bit, so sánh hai số n bit
- Mạch chọn kênh:
o Các dạng cơ bản là MUX 2 ngõ vào, MUX 4 ngõ vào dùng cổng logic
o Có các IC: MUX 8 ngõ vào (74LS151), có thể mở rộng lên thành 16 đường vào
và IC 4 đa hợp 2 ngõ vào (74LS157)
o Một số ứng dụng của mạch chọn kênh như: chọn đường đi cho dữ liệu, biến đổi
song song sang nối tiếp.
- Mạch phân kênh: mạch phân kênh 1 ra 8 đường, giải mã/ giải đa hợp
Một số ứng dụng của mạch phân kênh như: bộ chọn xung clock, hệ thống giám sát
an ninh,…
BÀI TẬP
Câu 1: Thiết kế mạch điện logic tương ứng với bảng sự thật sau:
Câu 2: Thiết kế mạch điện logic có 3 ngõ vào A, B và C. Ngõ ra ở mức HIGH chỉ khi
có 2 ngõ vào là mức LOW
Câu 3: Một số nhị phân 4 bit được ký hiệu là A3A2A1A0, với A0 là bit LSB, thiết kế mạch
logic mà ngõ ra ở mức HIGH khi các số nhị phân lớn hơn 0010 và nhỏ hơn 1000.
Câu 4: Thực thi mạch điện ở câu 2 dùng tất cả là cổng NAND
Câu 5: Thực thi mạch điện ở câu 3 dùng tất cả là cổng NAND
Câu 6: Một bộ đếm BCD với ngõ ra 4 bit mã BCD hiển thị số xung được đưa vào bộ
đếm. Thí dụ, sau 4 xung, ngõ ra của bộ đếm là DCBA = 0100 2 = 410. Bộ đếm Reset về
0000 tại xung thứ 10 và bắt đầu đếm trở lại. Nói cách khác, ngõ ra DCBA không bao
giờ biểu diễn giá trị lớn hơn 10012 = 910. Hãy thiết kế mạch logic với ngõ ra ở mức
HIGH khi đếm số 2, 3, 9.
Hình 7.38
Câu 7: Hình 7.39 biểu diễn 4 công tắc trong mạch điều khiển máy copy. Thông
thường các công tắc này mở (open). Khi có giấy đi qua công tắc thì đóng (close).
Công tắc 1 và 4 không thể đóng (close) tại cùng 1 thời điểm. Hãy thiết kế 1 mạch
logic với ngõ ra mức HIGH khi 2 công tắc hay nhiều hơn cùng đóng.
Hình 7.39
Câu 8: Thiết kế mạch logic với điều kiện: tín hiệu ngõ vào A đến ngõ ra Y chỉ khi ngõ
vào điều khiển B ở mức LOW và ngõ vào điều khiển C ở mức HIGH, các trường hợp
còn lại ngõ ra ở mức LOW
Câu 9: Thiết kế mạch logic điều khiển sự đi qua của 1 tín hiệu A theo các yêu cầu
sau:
1. Ngõ ra X = A khi ngõ vào điều khiển B và C giống nhau.

2. X duy trì mức HIGH khi B và C khác nhau.
Câu 10: Hãy thiết kế bộ giải mã nhị phân 4 bit, với ngõ ra tích cực mức thấp
Câu 11: Cho các hàm logic sau:
a. F ( x, y ,z )=x y z+x yz+xy+ yz+x y z
b. G( x , y , z)=xz+ y z+ x y z
Cài đặt hai hàm trên chỉ dùng một mạch giải mã 3 sang 8 (74LS138) và 2 cổng
AND (mỗi cổng có 2 ngõ vào).
Câu 12: Cho hàm Boolean sau:
y=∑ ABC (0,1,4 )+d (3 , 6 )

a.
y  DCBA (3,5,6,11,1 2,13,14,15).d (4,7,8,9)

b.
Thực hiện hàm y dùng giải mã 3 sang 8 (74LS138)
Câu 13: Thiết kế mạch giải mã BCD thành mã LED 7 đoạn anode chung dùng cổng
logic
Câu 14: Cài đặt các hàm sau dùng bộ dồn kênh (multiplexer) 4 → 1 (Dùng thêm
cổng logic nếu cần)
a.
f 1= A B+ A B C+B C+ AC
b.
f 2= A ⊕ B C
f 3 =∏ABC (1 ,3 ,6 )
c.
Câu 15: Cho hàm: Z= AB +BC + CA
Thực hiện hàm Z dùng MUX 4 → 1 (dùng thêm cổng logic nếu cần).
Câu 16: Cho hàm Boolean sau:

y  DCBA (3,5,6,11,1 2,13,14,15).d (4,7,8,9)
Thực hiện hàm y dùng MUX 8 sang 1 (74LS151)

BÀI 8: HỆ TUẦN TỰ
Sau khi học xong bài này, học viên có thể hiểu được:
- Khái niệm về dao động, các mạch tạo dao động đa hài dùng vi mạch chuyên dụng.
- RS-FF dùng cổng NAND; RS-FF dùng cổng NOR
- Mô tả sự khác biệt giữa một hệ thống đồng bộ và không đồng bộ
- Các dạng FlipFlop kích cạnh:
 Clock RS – FlipFlop
 Clock JK – FlipFlop
 D – FlipFlop
 T – FlipFlop
- Một số ứng dụng của FlipFlop
- Hiểu được hoạt động của mạch đếm không đồng bộ và mạch đếm đồng bộ
- Thiết kế được mạch đếm với số MOD n
- Thiết kế được mạch đếm lên, mạch đếm xuống, mạch đếm với chuỗi đếm bất kỳ
- Hiểu các sơ đồ mạch đếm khác nhau
- Phân biệt giữa mạch đếm vòng và mạch đếm Johnson
- Phân tích nguyên lý hoạt động của mạch chia tần số và đồng hồ số.
8.1 TỔNG QUAN

Mạch logic tuần tự là mạch có các ngõ ra tùy thuộc không chỉ vào trạng thái hiện
tại của các ngõ vào mà còn tùy thuộc vào một chuỗi các ngõ vào trước đó.
Việc mô tả một mạch tuần tự bằng

cách lập bảng quan hệ ngõ ra là một
hàm của chuỗi các ngõ vào từ các
trạng thái trước đó đến trạng thái hiện
tại thường thì không thuận tiện hay
Hình 8.1: Sơ đồ khối của hệ tuần tự
không thể thực hiện được.
Trạng thái của một mạch tuần tự là một sự tập hợp các biến trạng thái mà giá trị
của nó tại bất cứ một thời điểm nào đều chứa đựng tất cả các thông tin về các trạng
thái trước đó để giải thích các tác động sau đó của mạch
Các biến trạng thái không cần phải có ý nghĩa vật lý trực tiếp, và thường có nhiều
cách chọn chúng để mô tả một mạch tuần tự đã cho.
Trong các mạch logic số, các biến trạng thái có giá trị nhị phân tương ứng với tín
hiệu logic nào đó trong mạch. Một mạch với n biến trạng thái nhị phân sẽ có 2 n trạng
thái xảy ra, và 2n luôn là giá trị giới hạn, vì vậy mạch tuần tự cũng thường gọi là máy
trạng thái giới hạn (finite-state machines)
Thời điểm để các trạng thái của hầu hết các mạch tuần tự thay đổi được quyết
định bởi xung clock. Hình 8.2 minh họa các sơ đồ thời gian và các thuật ngữ cho các
xung clock thông dụng. Theo quy ước, một xung clock tích cực mức cao nếu các thay
đổi trạng thái trong mạch xuất hiện tại cạnh lên của xung clock hay tại mức cao của
xung clock, và tích cực mức thấp cho trường hợp còn lại. Chu kỳ bổn phận là phần
trăm thời gian xung clock tích cực trên một chu kỳ. Thông thường trong một hệ thống
số người ta sử dụng dao động thạnh anh để tạo các xung clock. Tần số xung clock
khoảng 32768 Kh z (cho đồng hồ) đến 400 Mhz (cho supercomputer). Các hệ thống
thông thường sử dụng các phần tử CMOS và TTL có tần số xung clock vào khảng từ 1
đến 25Mhz.
Hình 8.2: Giản đồ thời gian và các thuật ngữ cho các xung clock
Mạch tuần tự được chia thành hai loại là mạch tuần tự đồng bộ (Synchronous) và
mạch tuần tự bất đồng bộ (Asynchronous). Mạch tuần tự đồng bộ là mạch có sử dụng
xung nhịp (xung clock), mạch tuần tự bất đồng bộ là mạch không có sử dụng xung nhịp.
8.2 MẠCH DAO ĐỘNG

8.2.1 Khái niệm
Hệ thống mạch điện tử có thể tạo ra dao động ở nhiều dạng khác nhau như: dao
động hình sin (dao động điều hòa), mạch tạo xung chữ nhật, mạch tạo xung tam
giác... các mạch tạo dao động xung được ứng dụng khá phổ biến trong hệ thống điều
khiển, thông tin số và trong hầu hết các hệ thống điện tử số.
Các bộ dao động tích thoát thường được sử dụng để tạo các xung vuông có độ
rộng khác nhau và có thể làm việc ở các chế độ sau: chế độ tự dao động, kích thích
từ ngoài.
Dao động đa hài là một loại dạng mạch dao động tích thoát, nó là mạch tạo xung
vuông cơ bản nhất, các dạng đa hài thường gặp như sau.
8.2.2 Dao động đa hài bất ổn

Đây là dạng mạch không có trạng thái ổn định (đa hài tự dao động, tự kích). Chu
kỳ lặp lại và biên độ của xung tạo ra được xác định bằng các thông số của bộ đa hài
và điện áp nguồn cung cấp. Các mạch dao động đa hài tự kích có độ ổn định thấp.
Ngõ ra của bộ dao động đa hài tự kích luân phiên thay đổi theo hai giá trị ở mức
thấp và mức cao.
8.2.3 Dao động đơn ổn (một trạng thái bền)

Khi mạch hoạt động ở chế độ này, nếu không cung cấp điện áp điều khiển từ bên
ngoài thì bộ dao động đa hài nằm ở trạng thái ổn định. Khi có xung điều khiển,
thường là các xung kích thích có độ rộng hẹp, thì nó chuyển sang chế độ không ổn
định trong một khoảng thời gian rồi trở lại trạng thái ban đầu và kết quả ngõ ra cho
ra một xung.
Thời gian bộ dao động đa hài nằm ở trạng thái không ổn định dài hay ngắn là do
các tham số của mạch quyết định. Ngõ ra của bộ dao động đa hài đơn ổn có một
trạng thái ổn định (hoặc ở mức cao hoặc mức thấp). Mạch này còn có tên gọi là đa hài
đợi, đa hài một trạng thái bền.
Xung kích từ bên ngoài có thể là xung gai nhọn âm hoặc dương, chu kỳ và biên độ
do mạch quyết định.
 Chế tạo mạch đa hài
Có nhiều cách tạo ra mạch đa hài:
• Dùng vi mạch tương tự (OpAmp)
• Dùng vi mạch số
• Dùng vi mạch chuyên dụng (IC 555)
• Dùng linh kiện rời (BJT, FET)
• Dùng các linh kiện có vùng điện trở âm (diode tunnel hay UJT).
8.2.4 Dao động dùng IC555:

 Cấu trúc IC555
Sơ đồ bên trong của IC555

Hình 8.3: Cấu trúc của IC555
Về cơ bản, IC555 gồm 2 mạch so sánh điều khiển trạng thái của FF, từ đó lái
transistor xả (discharge) và tầng ra.
Chức năng một số chân được mô tả như sau:
- Chân 1: GND (nối đất)
1
V CC
- Chân 2: TRIGGER (kích khởi), điểm nhạy mức với 3 . Khi điệnáp ở chân này
1
V CC
dưới 3 thì ngõ ra Q của FF xuống [0], gây chochân 3 tạo một trạng thái cao.
- Chân 3: OUTPUT (ra) thường ở mức thấp và chuyển thành mức caotrong khoảng
thời gian định thì. Vì tầng ra tích cực ở cả 2 chiều, nócó thể cấp hoặc hút dòng đến
200mA
- Chân 4: RESET khi điện áp ở chân này nhỏ hơn 0,4V: chu kỳ địnhthì bị ngắt, đưa
555 về trạng thái không có kích. Đây là chức năngưu tiên để 555 không thể bị kích
trừ khi RESET được giải phóng(>1,0V). Khi không sử dụng nối chân 4 lên V CC.
2
V CC
- Chân 5: Control Voltage (điện áp điều khiển), bên trong là điểm 3 . Một điện trở
nối đất hoặc điện áp ngoài có thể được nối vàochân 5 để thay đổi các điểm tham
khảo (chuẩn) của comparator. Khi không sử dụng cho mục đích này, nên gắn 1 tụ
nối đất ≥ 0.01μF cho tất cả các ứng dụng nhằm để lọc các xung đỉnh nhiễu nguồn
cấp điện.
2 2
V CC V CC
- Chân 6: Threshold (ngưỡng) để nhạy mức với 3 . Khi điện áp ở chân này > 3
FF Reset làm cho chân 3 ở trạng thái thấp.
- Chân 7: Discharge (Xả) cực thu của transistor, thường được dùng để xả tụ định
thì. Vì dòng collector bị giới hạn, nó có thể dùng với các tụ rất lớn ( > 1000 μF )
không bị hư.
- Chân 8: VCC điện áp cấp nguồn có thể từ 4,5V đến 16V so với chân mass. Việc
định thì tương đối độc lập với điện áp này. Sai số định thì do thay đổi nguồn điện
tiêu biểu < 0.05% /V
 Mạch dao động đa hài bất ổn dùng IC 555:
Hình 8.4: Mạch đa hài bất ổn
Hoạt động của mạch:
Khi mới đóng điện tụ C bắt đầu nạp từ 0V lên nên:
Tụ C nạp điện qua R1 và R2 với hằng số thời gian khi nạp là:
τ n=( R1 + R 2 ) .C
Điện áp qua tụ C tăng dần thì ngõ ra ở mức cao, do:
2
V CC
OP-AMP (1) có: V+ss1= vC< V-ss1 =3 => ngõ ra V0ss1 = [0], ngõ R =0
1
V CC
OP-AMP (2) có V+ss2 = 3 >vC(t)= V-ss2=>ngõ ra V0ss2 = [1], ngõ S =1
Tại RSFF có: R = 0, S = 1 nên Q =1 và Q=0 . Lúc đó, điện áp ra qua mạch đệm
đảo là mức [1], transistor tắt, ngõ ra chân 3 có V0 = VCC
2
v c ( t )> V CC
Khi vC tăng 3 , thì ta có:
Ngõ ra V0ss1 = [1] = R, V0ss2 = [0] = S =>Q =0 và Q=1 .Lúc đó, điện áp ra qua
mạch đệm đảo là mức [0], transistor dẫn bão hòa, làm tụ phóng điện qua R 2, với thời
hằng: τ x =R2 . C
Khi điện áp trên tụ tức là điện áp trên chân 2 và chân 6 giảm xuống dưới 2/3 V CC
thì OP-AMP(1) đổi trở lại trạng thái cũ là V 0ss1 = [0], ngõ ra R = 0. Khi R xuống mức
thấp thì FF không đổi trạng thái nên điện áp ngõ ra vẫn ở mức thấp. Khi điện áp trên
tụ giảm xuống đến mức 1/3 VCC thì OP-AMP(2) lại có V+ss2> V-ss2 nên ngõ ra V0ss2 = [1],
ngõ S = 1. Mạch FF có ngõ S = 1 nên Q=1 và Q = 0, ngõ ra chân 3 qua mạch đảo có
V0+ VCC, đồng thời lúc đó transistor mất phân cực do Q=0 nên ngưng dẫn đồng thời
chấm dứt giai đọan xả điện của tụ. Như vậy, mạch đã trở lại trạng thái ban đầu và tụ
lại nạp điện từ mức 1/3 V CC lên mức 2/3 VCC, hiện tượng này sẽ tiếp diễn liên tục và
tuần hòan.
Lưu ý: khi mới mở điện, tụ C sẽ nạp điện từ 0 lên 2/3 V CC rồi sau đó tụ xả điện từ
2/3 VCC xuống 1/3 VCC chứ không xả xuống 0. Những chu kỳ sau tụ sẽ nạp từ 1/3 V CC
lên 2/3 VCC chứ không nạp từ 0 lên nữa.
Thời gian tụ nạp là thời gian V0+ VCC, thời gian tụ xả là V00.
Thời gian nạp và xả của tụ được tính theo công thức:
 Thời gian nạp: tnạp = τ n . ln 2=0 , 69 .( R 1 + R2 ) .C
 Thời gian xả: tx = =τ x . ln 2=0 , 69 . R 2 .C
Điện áp ngõ ra chân 3 có dạng sóng vuông với chu kỳ là:

T = tn + tx = 0 , 69 .( R1 +2 . R 2 ). C
Do thời gian nạp và thời gian xả không bằng nhau (t n > tx) nên tín hiệu sóng vuông
ra không đối xứng. Tần số của sóng vuông đầu ra là:
1 1
f= =
T 0 , 69 .(R 1 +2 . R 2 ).C
Dạng sóng ngõ ra tại chân 2 và chân 3:
Hình 8.5:Dạng điện áp tại các chân 2 và 3

 Mạch đơn ổn dùng IC 555:
Hình 8.6: Mạch đơn ổn dùng IC 555
Nguyên lý họat động của mạch được giải thích như sau:
1
V R = V CC
Khi mới mở điện, do tác động của cầu phân áp, ta có các giá trị sau: 2 3 ,
2
V R = V CC
1 3 .
Ở chế độ bình thường, chân 2 (trigger) ở mức cao [VCC].
Với các quy ước, các giá trị mức [1]  VCC; và mức [0]: các giá trị mức thấp, thì
1
V R = V CC
điện áp tại chân 2 ở mức [1] > 2 3 nên điện áp ra của OP-AMP(2) (v 0ss2) = 0V
= [0]
 Khi mới mở điện, có điện áp ban đầu là 0V, cũng là điện áp ngõ vào V I+ của OP-
AMP(1): (V+ss1)
VC(0)=0V =[0] = V+ss1
Điện áp ngõ vào VI- của OP-AMP(1): (V-ss1)
2
V CC
V-ss1= 3 >V+ss1=>Điện áp ngõ ra của OP-AMP(1): (V0ss1)= [0]
Khi đóng điện, Pr = [1] nên tại RSFF ta có: Q =[0], Q=[1 ] làm transistordẫnbão
hòa, ngắn mạch chân 6 với mass nên điện áp v c(t)= 0V. Do Q=[1 ] nên qua mạch
đệm đảo dấu điện áp ngõ ra trên chân 3 sẽ là: v0(t) = 0V.
 Khi bắt đầu kích xung, cho một xung có cạnh xuống vào chân trigger (chân 2),
với cạnh xuống nên:
1
V CC
Tại OP-AMP (2), ta có: V+
ss2 = 3 > V-ss2 = điện áp tại chân số 2 = 0V, nên
ngõ ra V0ss2 = [1]: mức cao
2
V CC
Tại OP-AMP (1): V +
ss1 = điện áp tại chân số 6 = v c(0)= 0V <V -
ss1 = 3 , nên ngõ
ra V0ss1 = [0]: mức thấp
Tại RSFF ta có:
V0ss2 = [1]= R, V0ss1 = [0]= S =>Q =[1], Q=[ 0 ] . Do Q=[ 0 ] , nên điện áp ra qua
mạch đệm sẽ ở mức cao là: v0(t) = VCC, và transistor tắt, hở mạch, và tụ bắt đầu nạp
−t / RC
điện với phương trình v c ( t )=V CC ( 1−e )
Khi đó tại chân 2, điện áp kích sau khi giảm về 0 tăng btrở lại giá trị V CC
2
v c (t )≥ V CC
Vậy khi vC(t) đạt giá trị: 3
1
V CC , V+ V CC
Tại OP-AMP (2): V-ss2 = ss2 = 3 =>V0ss2 = [0]
2
V CC −t / RC
Tại OP-AMP (1): V-ss1 =3 , V+ss1 = v c ( t )=V CC ( 1−e ) =>V
0ss1 = [1]
Tại RSFF ta có:
Do V0ss2 = [0]= S, V0ss1 = [1]= R =>Q =[0], Q=[1 ] . Do Q=[1 ] , nên qua mạch
đệm đảo dấu điện áp ngõ ra trên chân 3 sẽ là: v 0(t) = 0V, và transistor dẫn bão hòa,
ngắn mạch tụ, quá trình tạo xung T kết thúc, mạch chờ đợi xung kích mới, và điện áp
ra trở lại mức cao (VCC).
Thời gian tồn tại của xung T:
−t / RC
Ta có phương trình nạp điện của tụ là: v c ( t )=V CC ( 1−e )
2
v c (T )= V CC =V CC (1−e−T /RC )
Tại t = T, ta có: 3
2 2
⇒ =( 1−e−T / RC ) hay 1− =e−T / RC
3 3
1 1
⇒ =e−T / RC = T / RC
3 e
T / RC
⇒e =3
T
=ln 3
Hay: RC
Như vậy: T = R.C.ln3  1,1.R.C
Dạng sóng ngõ ra tại chân 2, 6 và chân 3:

Hình 8.7: Dạng sóng ra tại các chân 2, 6 và chân 3.
8.3 CÁC PHẦN TỬ HAI TRẠNG THÁI BỀN

8.3.1 Mạch đảo
Một transistor có thể làm chức năng mạch đảo như sau:
Hình 8.8: Mạch đảo

Khi VI ở mức điện áp cao thì BJT chạy bão hòa và dòng I C qua RC tạo sụt áp nên VO
≈ 0.2V (VCESAT) ứng với mức điện áp thấp.
Khi VI ở mức điện áp thấp thì BJT phân cực ngược ở ngõ vào nên ngưng dẫn, dòng
IC =0 nên không giảm áp qua RC nên VO ≈ Vcc ứng với mức điện áp cao.
8.3.2 Mạch Hai Trạng Thái Bền

Một mạch tuần tự đơn giản nhất bao gồm hai cổng đảo với vòng hồi tiếp. Nó không
có ngõ vào và có 2 ngõ ra như sau:
Hình 8.9: Mạch Hai Trạng Thái Bền
Mạch được vẽ lại như hình 8.10:
Giả thiết có mạch đối xứng (T1 và T2 cùng

tên, các điện trở phân cực cho 2 transistor cùng
trị số) nhưng do 2 transistor không thể cân bằng
một cách tuyệt đối nên sẽ có một transistor chạy
mạnh hơn và một transistor chạy yếu hơn.
Giả thiết T1 chạy mạnh hơn T2 nên I C1 lớn hơn

nên VRC1 lớn làm điện áp VC1 giảm. VC1 qua điện Hình 8.10
trở R2 phân cực cho T2 giảm làm T2 chạy càng

yếu hơn làm IC2 nhỏ hơn dẫn đến VC2 tăng, điện áp VC2 tăng qua R1 làm tăng phân cực
cho T1 dẫn đến T1 chạy mạnh hơn nữa, cuối cùng T1 sẽ tiến đến trạng thái bão hòa,
T2 tiến đến trạng thái ngưng dẫn. Nếu không có một tác động nào khác thì mạch điện
sẽ ở mãi trạng thái này. Đây là một trạng thái của mạch Flip Flop.
Ngược lại, nếu giả thiết T2 chạy mạnh hơn T1 lý luận tương tự cuối cùng T2 sẽ tiến
đến trạng thái bão hòa, T1 tiến đến trạng thái ngưng dẫn. Nếu không có một tác động
nào khác thì mạch điện sẽ ở mãi trạng thái này. Đây là trạng thái thứ hai của mạch
Flip Flop
Mạch FF sẽ ở một trong hai trạng thái trên nên được gọi là mạch lưỡng ổn.
8.4 FLIPFLOP
Phần tử nhớ quan trọng nhất là FlipFlop, nó được tạo từ các cổng Logic. Các cổng
logic thì tự nó không có tính năng nhớ, nhưng ta có thể kết nối chúng với nhau để tạo
nên khả năng nhớ
Sơ đồ khối cho một FF như hình 8.11.
Hình 8.11: Sơ đồ khối tổng quát cho một FF

Thấy rằng FF có 2 ngõ ra và 1 hay nhiều ngõ vào. Các ngõ vào thường được sử
dụng để chuyển đổi giữa các khả năng ngõ ra, ta sẽ thấy rằng khi một ngõ vào nhận
xung làm thay đổi trạng thái ngõ ra và trạng thái ngõ ra này sẽ vẫn giữ nguyên
không thay đổi khi ngõ vào này không còn xung nữa, vì vậy ta gọi FF có đặc tính nhớ
FlipFlop còn có các tên gọi khác là chốt (latch) và mạch hai trạng thái bền (bistable
multivibrator)
8.4.1 LATCH (chốt) dùng Cổng NOR
Hình 8.12: LATCH (chốt) dùng Cổng NOR
Bảng sự thật cho mạch chốt dùng cổng NOR

Bảng 8.1 Set Reset Ngõ ra

0 0 Q0 (Không thay đổi)
0 1 Q=0
1 0 Q=1
1 1 Cấm (không sử dụng)
Khi SET = RESET= 0. Đây là trạng thái nhớ và không làm thay đổi các trạng thái
ngõ ra. Vì đây là mạch hai trạng thái bền nên sẽ có hai trường hợp ban đầu xảy ra,
trường hợp Q=0, Q=1 và trường hợp Q=1, Q=0
Trường hợp Q=0, Q=1
Q=0 dẫn đến ngõ ra cổng NOR1=1, Q=1 này đưa về ngõ vào cổng NOR2, ngõ ra
cổng NOR2=0, như vậy mạch vẫn giữ nguyên trạng thái Q=0, Q=1
Trường hợp Q=1, Q=0
Q=1 dẫn đến ngõ ra cổng NOR1 =0, Q=0 này đưa về ngõ vào cổng NOR2, ngõ ra
cổng NOR2=1, như vậy mạch vẫn giữ nguyên trạng thái Q=1, Q=0
Như vậy với hai trường hợp, ngõ ra sẽ phụ thuộc vào trạng thái trước của mạch khi
SET = RESET =0
 Thiết lập các thay đổi cho FF
- Khi SET = 1, RESET = 0.
Ngõ ra Q luôn = 0, Q luôn bằng 1 và vẫn giữ
nguyên trạng thái Q=1 khi SET được đặt trở lại 0
(LATCH)
- Khi SET = 0, RESET = 1. Ngõ ra Q luôn = 0 và vẫn giữ nguyên trạng thái Q=0
khi RESET được đặt trở lại 0 (LATCH)
- Khi SET = CLEAR = 1: điều kiện này làm cho ngõ ra Q=Q=0 , rõ ràng đây là
điều kiện không mong muốn. Hơn nữa nếu các ngõ vào trở lại mức 0 đồng thời,
kết quả ngõ ra sẽ không thể đoán trước được. Trạng thái này không được dùng và
gọi là trạng thái cấm.
IC 4043 – 4 NOR RS-FF:
Hình 8.13: Sơ đồ chân và bảng sự thật của IC 4043 – 4 NOR R-S Latch
8.4.2 LATCH (chốt) dùng Cổng NAND
LATCH dùng Cổng NAND (tương tự, chỉ lưu ý sự hoán chuyển ngõ ra Q và Q và các
điều kiện ngõ vào)
Hình 8.14: LATCH (chốt) dùng Cổng NAND

Ví dụ 1: Cấp dạng sóng sau vào ngõ S-R của mạch chốt dùng NAND, vẽ dạng
sóng ngõ ra Q, giả sử ban đầu Q=0.
Ví dụ 1 chỉ ra rằng ngõ ra mạch chốt “nhớ trạng thái ngõ vào tích cực trước đó” và
sẽ không thay đổi trạng thái cho đến khi ngõ vào còn lại tích cực. Nó được ứng dụng
vào các công tắc chống dội (debounce switch).
Hình 8.15: Dạng sóng cho ví dụ 1

So sánh trường hợp sử dụng công tắc bình thường và trường hợp sử dụng công tắc
chống dội như hình 8.16:
Hình 8.16: So sánh 2 trường hợp sử dụng công tắc bình thường và trường
hợp sử dụng công tắc chống dội
IC 74279 4 NAND R-S Latch:
Hình 8.17: Sơ đồ chân của IC 74279 – 4 NAND R-S Latch
8.5 XUNG CK VÀ FLIPFLOP DÙNG XUNG CK

8.5.1 Xung đồng hồ (CK)
Các hệ thống số có thể hoạt động đồng bộ hay bất đồng bộ.
- Dạng bất đồng bộ: ngõ ra của mạch logic thay đổi trạng thái bất kỳ lúc nào khi
có một hay nhiều ngõ vào thay đổi. Dạng này thông thường khó thiết kế và khó
sửa chữa.
- Có hai dạng xung đồng hồ:
 Kích mức: mức cao hay thấp (ví dụ: mức cao: 5V  [1]; mức thấp: 0V  [0])
 Kích cạnh: cạnh lên hay xuống.
Hình 8.18: Các dạng xung clock
Hầu hết các hệ thống số đều dựa vào nguyên lý đồng bộ, vì mạch đồng bộ dễ thiết
kế và dễ sửa chữa. Sở dĩ, dễ sửa chữa là vì ngõ ra của mạch chỉ thay đổi ở những thời
gian xác định.
Hình 8.19: Flip Flop có xung clock
8.5.2 Clock RS – FlipFlop
Hình 8.20: Sơ đồ ký hiệu và bảng sự thật cho Clock RS – FlipFlop

- Sơ đồ cấu trúc bên trong của clock SR- FlipFlop
Hình 8.21: Sơ đồ cấu trúc bên trong của clock SR- FlipFlop
Mạch phát hiện sườn xung lên hay xuống sẽ tạo một xung hẹp ở ngõ ra (CK*).
Xung này sẽ xuất hiện tại cạnh lên hay cạnh xuống của CK và tác động mở cổng cho
2 cổng NAND, mạch phát hiện sườn xung như hình 8.22
Hình 8.22: Mạch phát hiện sườn xung lên hay xuống
8.5.3 Clock JK – FlipFlop
Hình 8.23: Sơ đồ ký hiệu và bảng sự thật cho Clock JK – FlipFlop
- Sơ đồ cấu trúc bên trong của clock JK- FlipFlop:

Hình 8.24: Sơ đồ cấu trúc bên trong của clock JK- FlipFlop
8.5.4 D– FlipFlop
Hình 8.25: Sơ đồ ký hiệu, bảng sự thật và sơ đồ cấu trúc bên trong của
clock D- FlipFlop
Hình 8.26: Thực hiện D- FlipFlop từ RS- FlipFlop
Ví dụ, tạo D-FF từ JK-FF
Hình 8.27: Thực hiện D- FlipFlop từ JK- FlipFlop

8.5.5 T– FlipFlop
Hình 8.28: Sơ đồ ký hiệu và bảng sự thật cho Clock T – FlipFlop
Ví dụ, tạo T-FlipFlop từ JK-FlipFlop
Hình 8.29: Tạo T-FlipFlop từ JK-FlipFlop
8.5.6 Các ngõ vào không đồng bộ

Với các FF ở trên, các ngõ vào S-R, J-K, T, D xem như các ngõ điều khiển, và được
gọi là các ngõ vào đồng bộ (synchronous input) vì tác động của chúng đối với ngõ ra
thì đồng bộ với CK.
Ngoài ra, hầu hết các FF cũng có 1 hay nhiều ngõ vào không đồng bộ
(asynchronous input) hoạt động độc lập với ngõ vào đồng bộ và xung clock. Các ngõ
vào không đồng bộ này được sử dụng để đặt ngõ ra của FF lên 1 (PRESET) hay xóa
ngõ ra của FF về 0 (CLR) bất chấp các điều kiện ở các ngõ vào còn lại.
Hình 8.30: FF với các ngõ vào không đồng bộ PR, CLR
8.6 CÁC ỨNG DỤNG CỦA FLIPFLOP

8.6.1 Đồng bộ hóa dùng FF
Hầu hết các hệ thống số đều dựa trên nguyên lý đồng bộ trong hoạt động của
chúng (trạng thái tín hiệu thay đổi đồng bộ với xung clock). Trong một số trường hợp
sẽ có một số tín hiệu không được đồng bộ vớ xung clock, nói cách khác là bất đồng
bộ. Các tín hiệu này thường xuất hiện ở trường hợp nhấn một phím tại một thời điểm
ngẫu nhiên so với xung clock, sự ngẫu nhiên này có thể đưa đến một kết quả không
mong muốn. Để khắc phục điều này ta sẽ xét ví dụ sau:
Ví dụ,
Hình 8.31: Đồng bộ hóa xung không dùng FF

Hình 8.32: Đồng bộ hóa xung có dùng FF
8.6.2 Mạch phát hiện một chuỗi ngõ vào tuần tự

Trong một số ứng dụng, cần nhận biết chuỗi xung nào đến trước trong hai chuỗi
xung, giả sử ngõ ra sẽ ở mức cao nếu ngõ vào A ở mức cao trước ngõ vào B
Hình 8.33: Mạch phát hiện một chuỗi ngõ vào tuần tự
Ta chọn B làm xung CK kích cạnh lên cho mạch FF
8.6.3 Thanh ghi dịch

Các dạng của thanh ghi dịch gồm
- Vào song song/ ra song song
- Vào nối tiếp/ra nối tiếp
- Vào song song/ra nối tiếp
- Vào nối tiếp/ ra song song
a. Vào song song/ ra song song (74174, 74374)
- 74174: Sơ đồ bên trong của 74174 (6 bit ghi dịch, ngõ vào từ D 0đến D5, ngõ ra từ
Q0đến Q5)
…
Hình 8.35: Sơ đồ chân và cấu trúc bên trong của 74174
- 74374: Thanh ghi dịch 8 bit vào song song/ 8 bit ra song song
Hình 8.36: Sơ đồ chân và bảng sự thật của vi mạch 74374
b. Vào nối tiếp/ ra nối tiếp
Để cất n dữ liệu vào thanh ghi ta cần n xung CK, thời gian ghi chậm. Tương tự, để
xuất dữ liệu cần n-1 xung, thời gian xuất chậm. Lợi điểm: ít sai
Hình 8.37: Thanh ghi dịch vào nối tiếp/ ra nối tiếp
c. Vào song song/ra nối tiếp:
- 74LS166 là loại IC nạp dữ liệu vào song song (8bit),

xuất dữ liệu ra nối tiếp (Dữ liệu được nạp vào từ chân A,
…,H và xuất ra tuần tự ở chân SER OUT). Ngoài ra,
74166 còn có 1 ngõ vào data nối tiếp SER.
- CKI là chân cho phép xung CK, CKI=[0]: cho phép xung CK, CKI=[1]: cấm xung
CK.
- SH/LD=[0]: nạp dữ liệu, SH/LD=[1]: dịch dữ liệu.
- Sau khi dịch 1 bit ra khỏi hàng dữ liệu (về hướng bit H), bit A sẽ trống và bit SR
(Serial in) sẽ dịch vào thanh chốt của bit A.
d. Vào nối tiếp/ra song song 74164
74164: Thanh ghi dịch 8 bit, A và B là ngõ vào data cho D-FF
Hình 8.39: Vi mạch vào nối tiếp/ra song song
Ví dụ, Giả sử rằng ban đầu trạng thái thanh ghi 74164 là 00000000, xác định
chuỗi trạng thái kế tiếp của mạch hình 8.40
Hình 8.40
8.6.4 Bộ chia tần số

Số MOD: là số trạng thái ngõ ra của một mạch đếm
Ví dụ 1: một mạch đếm có chuỗi trạng thái ngõ ra sau là mạch đếm MOD 4
Hình 8.41: Giản đồ trạng thái mạch đếm MOD4

Ví dụ 2: xét mạch hình 8.42
Hình 8.42: Sơ đồ mạch đếm MOD8
Hình 8.43: Giản đồ thời gian mạch đếm MOD8
QA sẽ thay đổi trạng thái tại cạnh xuống của xung CK
1
f QA  f CK
=> TQA = 2TCK => 2
QB sẽ thay đổi trạng thái mỗi lần đầu ra Q A đi từ cao xuống thấp (tức tại cạnh
xuống của QA).
1
f QB  f QA
=> TQB = 2TQA => 2
QC sẽ thay đổi trạng thái tại cạnh xuống của QB
1
f QC  f QB
=> TQC =2TQB => 2
Như vậy mỗi FF chia tần số ngõ vào CK của nó 2 lần vì vậy nếu ta đặt 3 FF liên
tiếp nhau thì tần số sẽ được chia 8 lần. Tổng quát nếu sử dụng n FF thì
1
f Qout  f CK
2n
Người ta ứng dụng bộ chia tần số làm bộ đếm nhị phân. Dựa vào giản đồ xung
trên ta đưa ra được bảng sự thật sau. Giả sử ban đầu QC QB QA = 000.
Hình 8.44: Bảng sự thật và giản đồ trạng thái mạch đếm MOD8
Bộ đếm ở trên có 2 3 trạng thái khác nhau từ 000 đến 111, nó được gọi là bộ đếm
MOD 8
Với n FF có 2n trạng thái khác nhau, số MOD tối đa là MOD 2n
8.7 MẠCH ĐẾM

Mạch đếm là hệ tuần tự có 1 ngõ vào xung clock và nhiều ngõ ra. Ngõ ra của mạch
đếm chính là ngõ ra của các Flip-Flop cấu thành mạch đếm.
Nội dung của mạch đếm tại 1 thời điểm gọi là trạng thái của mạch đếm. Khi có
xung clock vào mạch đếm sẽ chuyển trạng thái từ 1 trạng thái hiện tại chuyển sang 1
trạng thái kế tiếp. Cứ tiếp tục như vậy sẽ tạo ra 1 vòng đếm khép kín.
Ta có các loại: mạch đếm không đồng bộ, đếm đồng bộ và đếm vòng
8.7.1 Mạch đếm không đồng bộ
8.7.1.1 Đếm không đồng bộ với MOD 2n
- Mô hình đếm lên
Hình 8.45: Mô hình mạch đếm lên không đồng bộ với MOD 2n
- Mô hình đếm xuống
Hình 8. 46: Mô hình mạch đếm xuống không đồng bộ với MOD 2n
+
- Điều kiện Q =Q 0
+
Hình 8.47: Điều kiện để có Q =Q 0 khi có Clock
Ví dụ 1, mạch đếm lên nhị phân 4 bit dùng JK-FF với CK kích cạnh xuống như sau:
Hình 8.48: Sơ đồ mạch đếm lên nhị phân 4 bit dùng JK-FF
- Xung clock được đưa vào ngõ CK của FF -A, vì vậy FF-A sẽ thay đổi trạng thái sau
mỗi xung clock (lưu ý là tất cả các ngõ vào J=K=1)
- Ngõ ra của FF-A được đưa vào ngõ vào CLK của FF-B, vì vậy FF-B thay đổi trạng
thái khi ngõ ra QA thay đổi từ 1 xuống 0. Tương tự cho FF-C và FF-D
- Giản đồ thời gian:
Hình 8.49: Giản đồ thời gian của mạch đếm hình 8.49
- Bảng trạng thái mô tả các ngõ ra của các FF sau mỗi xung CK, sau xung clock thứ
16 các ngõ ra sẽ trở về 0000 và lặp lại trang thái ban đầu.
Hình 8.50: Bảng trạng thái của mạch đếm hình 8.48
Dạng mạch đếm mà ngõ ra FF được sử dụng như CK cho tầng sau được gọi là
mạch đếm không đồng bộ, vì tất cả các FF không thay đổi trạng thái đồng bộ với
xung clock, chỉ có FF-A thay đổi tương ứng với xung clock.
Ví dụ 2, thiết kế mạch đếm lên nhị phân 4 bit dùng FF như hình 8.51:
Hình 8.51
Ví dụ 3, xây dựng một mạch tạo xung 1Hz từ điện áp lưới 50Hz như hình 8.52:
Hình 8.52:
Điện áp lưới AC có tần số 50Hz được đưa qua bộ biến đổi (sửa dạng xung) dạng
sóng sin thành sóng vuông. Sóng vuông 50Hz sau đó được đưa vào bộ đếm (bộ chia)
MOD50 để chia tần số 50Hz cho 50, tạo ra sóng 1Hz.
Vấn đề đặt ra là cần bao nhiêu FF cho bộ chia 50. Với 6 FF ta được mạch chia
26=64. Như vậy, sử dụng giải pháp đếm MOD 2n là không thích hợp. Phần kế tiếp ta
sẽ khảo sát mạch đếm với MOD bất kỳ  2n
8.7.1.2 Đếm Không Đồng Bộ Với MOD < 2n
Các bước thiết kế:
Bước 1: Thực hiện chọn dạng mạch
Bước 2: Xác định số FF tối thiểu cần.
- Gọi a là số MOD của mạch đếm cần thiết kế.
- Gọi n là số FF tối thiểu cần dùng.
- Thì ta có bất đẳng thức: 2n-1 a  2n
Bước 3: Áp dụng tính chất của các ngõ vào bất đồng bộ Pr và Cl để xác định trạng
thái xóa theo trình tự sau:
- Lập bảng trạng thái cho các ngõ vào và các ngõ ra bất đồng bộ.
- Viết hàm cho các ngõ vào Pr và Cl.
- Rút gọn hàm Pr và Cl (dùng bìa Karnagh, đại số Boolean)
Bước 4: Vẽ sơ đồ logic của mạch.
Ví dụ 1, Thiết kế mạch đếm lên nhị phân MOD6 dùng JK-FF như
hình 8.53 Hình 8.53
Bước 1: Xác định số FF tối thiểu cần
22< 6  23 = 8
 Số FF cần dùng là 3FF.
Bước 2: Lập bảng trạng thái:
- Từ bảng trạng thái và bìa Karnaugh ở trên ta viết được:
Pr = 1;
Cl=QB +QC =QB .QC
- Sơ đồ mạch đếm lên MOD6:
Hình 8.54: Sơ đồ mạch đếm lên MOD6 dùng JK-FF
- Vẽ giản đồ thời gian để kiểm chứng lại:

Hình 8.55: Giản đồ thời gian của mạch đếm lên MOD6
Ví dụ 2, Thiết kế mạch đếm xuống không đồng bộ MOD7 dùng JK-FF, CK tác động
cạnh lên.
Giải
Bước 1: Xác định số FF tối thiểu cần
22< 7  23 = 8
 Số FF cần dùng là 3FF.
Bước 2: Lập bảng trạng thái:

- Từ bảng trạng thái và bìa Karnaugh ở trên ta viết được:
Pr = 1;
Cl=QC +QB +Q A
- Sơ đồ mạch đếm xuống MOD7:
Hình 8.56: Sơ đồ mạch đếm xuống MOD7 dùng JK-FF
- Vẽ giản đồ thời gian để kiểm chứng lại:
Hình 8.57: Giản đồ thời gian của mạch đếm xuống MOD7
8.7.1.3 Một số vi mạch đếm không đồng bộ:
Có rất nhiều IC đếm không đồng bộ TTL và CMOS. Ở đây ta chỉ xét 2 vi mạch điển
hình 7493 và 7490 thuộc họ TTL
 Khảo sát IC 74LS90
(a). Sơ đồ mạch cấu trúc bên trong của IC 74LS90
(b). Sơ đồ chân
(c).Bảng điều khiển
Hình 8.58: IC 74LS90

Bảng trạng thái khi nối QA với BBảng trạng thái khi nối QD với A
Nhận xét:
- IC 74lS90 là IC đếm gồm 2 tầng đếm: A  QA : 1FF
B  QB QC QD: 3FF
- Số trạng thái tối đa là 10.
- Từ bảng điều khiển ta có :
 Các ngõ vào R0(1), R0(2) = chân Clear: tác động mức cao.
 Các ngõ vào R9(1), R9(2) = chân Preset: tác động mức cao.
 Ngõ ra QA được nối đến ngõ vào B:
- A và QA là FF thực hiện MOD2.
- B và QB QC QD là 3FF thực hiện MOD5.
Kết quả ra là mạch đếm BCD.
 Ngõ ra QD được nối đến ngõ vào A:
- A và QA là FF thực hiện MOD2.
- B và QD QC QB là 3FF thực hiện MOD5.

Kết quả ra không là mạch đếm lên, không là dạng mã BCD.
Ví dụ 1: Dùng 74LS90 thực hiện mạch đếm MOD8.
Giải
- Xung CK được đưa đến ngõ vào A: QA là LSB
Nối QA B  QD là MSB.
- Theo bảng điều khiển:
Nối R0(1) (hoặc R0(2)) và R9(1) (hoặc R9(2)) xuống mức thấp thì ta được mạch đếm
MOD10
Muốn đếm MOD8 thì:
R9(1) = R9(2) = [0]
Tìm hàm R0(1) (hoặc R0(2)) từ bảng trạng thái.
- Sơ đồ kết nối mạch như hình 8.59:
Hình 8.59: Mạch đếm MOD8 dùng 7490

- Dạng sóng ngõ ra mạch đếm MOD8 như sau:
Hình 8.60
Ví dụ 2: Dùng 74LS90 thực hiện mạch đếm MOD12, đếm lên (tuân theo mã BCD).
- Sơ đồ kết nối mạch:
Cách 1: Thực hiện như hình 8.61

Cách 2: Thực hiện như hình 8.62

 Dạng sóng ngõ ra mạch đếm MOD12 như hình 8.63:
Hình 8.63
 Khảo sát IC 74LS93
(a). Sơ đồ cấu trúc bên trong của IC 74LS93
b). Sơ đồ chân (c). Bảng điều khiển
Hình 8.64: IC 74LS93

- Bảng trạng thái khi nối QA với CKB:
Nhận xét:
- IC 74LS93 có 4 FF bên trong với 4 ngõ ra là: Q A, QB, QC, QD. QA là bit nhỏ nhất
(LSB) và QD là bit lớn nhất.
- IC 74LS93 có 2 bộ đếm bên trong: 1 bộ đếm 2 với ngõ vào xung CKA, 1 bộ đếm 8
với ngõ vào xung CKB.
- R0(1), R0(2) xóa ở mức cao. Khi 1 trong 2 chân R 0(1), R0(2) xuống mức thấp thì mạch
đếm bình thường.
Ví dụ 1: Dùng 74LS93 thực hiện mạch đếm MOD12.
- Sơ đồ kết nối mạch như hình 8.65

- Dạng sóng ngõ ra như hình 8.66:
Hình 8.66
8.7.1.4 Vấn đề truyền trễ trong mạch đếm không đồng bộ
Mạch đếm không đồng bộ là dạng đơn giản nhất của các bộ đếm nhị phân vì các
thành phần để tạo ra mạch đếm là ít nhất. Tuy nhiên cũng có một số vấn đề liên quan
đến mạch. FF sau sẽ thay đổi trạng thái ứng với sự thay đổi trạng thái ngõ ra của FF
trước. Do mỗi FF có thời gian trễ truyền đạt (t pd), nghĩa là FF thứ 2 sẽ không đáp ứng
trong khoảng thời gian t pd khi FF đầu tiên nhận được xung clock, tương tự FF thứ 3 sẽ
không đáp ứng trong khoảng thời gian 2*t pd khi FF đầu tiên nhận được xung clock,
cuối cùng FF thứ N sẽ không đáp ứng trong khoảng thời gian N*t pd khi FF đầu tiên
nhận được xung clock.
Hình 8.67
Xét trường hợp sau:
Hình 8.68
Nếu chu kỳ xung clock T= 2*tpd. Như đã thấy trên hình 8.68, trạng thái đếm sẽ từ
000, 001 rồi xuống 000, 010, 011, 010, 000, 101,…
Thấy rằng các trạng thái đếm không còn tuân thủ đếm lên, và không bao giờ có
trạng thái 100
Để khắc phục, chu kỳ xung clock phải lớn hơn thời gian trễ lớn nhất của mạch đếm
nghĩa là
Tclock N*tpd
1
N * t pd
hoặc: fmax = (tần số cực đại cho phép)
Với: N là số FF
tpd: thời gian truyền trễ (Time pulse delay).
Ví dụ, Giả sử một bộ đếm không đồng bộ 4 bit được thiết kế bằng J-K FF
(74LS112) có tpdh= 16ns và tpdl = 24ns là thời gian trễ do truyền từ CK đến Q. Tính
tần số fmax.
Ta chọn tpd = 24ns (chọn trường hợp xấu nhất)
1
 10.4Mhz
fmax = 4 * 24ns
Nhận xét:
- Khi số FF tăng thì tần số cực đại của mạch giảm xuống.
- Ngoài ra tần số đếm còn bị giới hạn nếu ngõ ra có bộ giải mã.
Để khắc phục nhược điểm trên người ta dùng mạch đếm đồng bộ (đếm song song)
sẽ giảm được thời gian truyền trễ, nâng cao tần số.
8.7.2 Mạch đếm đồng bộ

- Mạch đếm đồng bộ (mạch đếm song song): là mạch đếm mà ngõ vào xung clock
của các FF được nối chung với nhau, khi có xung clock vào thì tất cả các ngõ ra FF
đều thay đổi.
- Khi thiết kế bộ đếm, chỉ quan tâm đến trạng thái hiện tại và trạng thái kế tiếp của
FF, mà không quan tâm đến dạng xung clock (cạnh lên hoặc cạnh xuống).
Có thể thiết kế bộ đếm có vòng đếm bất kỳ.
8.7.2.1 Cấu trúc mạch đếm đồng bộ:
- Có thể dùng R-S, (J-K, T hay D-FF)
- Xung CK được đưa vào đồng bộ các FF
Để thực hiện chu trình đếm: cần xác định hàm cho các ngõ vào chức năng R- S (J-
K, T hay D-FF) dựa vào bảng chuyển trạng thái.
8.7.2.2 Phương pháp thiết kế
Bước 1. Xác định số FF cần tối thiểu
Bước 2. Lập bảng trạng thái với trạng thái hiện tại (Q) và trạng thái kế tiếp (Q+)
Bước 3. Tìm hàm cho các ngõ vào RS, (J-K, T hay D-FF)
Rút gọn biểu thức ngõ vào RS (J-K, T hay D-FF)
Bước 4. Vẽ sơ đồ logic của mạch
Lưu ý: Tất cả các ngõ vào Pr, Cl đều nối lên [1] hoặc nối xuống [0].
- Nối lên [1] khi Pr, Cl tích cực mức [0]
Nối xuống [0] khi Pr, Cl tích cực mức [1]

8.7.2.3 Bảng chuyển trạng thái của các FF
- Bảng chuyển trạng thái của SR-FF
Hình 8.69: Bảng chuyển trạng thái của SR-FF

- Bảng chuyển trạng thái của JK-FF, D-FF, T-FF:
Hình 8.70: Bảng chuyển trạng thái của JK-FF, D-FF, T-FF
Ví dụ 1, Thiết kế mạch đếm có chuỗi đếm hình 8.71 dùng T-FF
Giải
Bước 1: Số FF cần là 3FF
Bước 2: Bảng trạng thái
Hình 8.71
Bước 3:
Mạch cuối cùng và giản đồ trạng thái cho mạch như hình 8.72:
Hình 8.72
Mặc dù bảng trạng thái cho mạch hình trên không chỉ ra hết các trường hợp, các trạng
thái kế của trạng thái 001, 101, 110 cũng được chỉ rõ trong quá trình thiết kế mạch.
Ví dụ, nếu các FF được đặt giá trị ban đầu C=0, B=0, A=1 và có xung Clock, từ
phương trình T-FF suy ra T A = TB =1 và trạng thái sẽ chuyển thành 111, và khi nhận
xung Ck kế tiếp, mạch sẽ hoạt động như bộ đếm đã thiết kế.
Hình 8.73
Ở trạng thái ban đầu khi cấp nguồn cho mạch (power on), trạng thái đầu tiên của
FF là không đoán được. Vì lý do này, tất cả các trạng thái don’t care trong bộ đếm
phải được kiểm tra để chắc chắn rằng nó sẽ đưa đến chuỗi đếm chính nếu không có
một tác động reset nào cho mạch.
Ví dụ 2, Thiết kế lại bộ đếm ở ví dụ 1 dùng SR-FF:
Kết quả:
 Một số IC đếm đồng bộ thông dụng
- 74163, bộ đếm lên 4bit, Pr và CLR đồng bộ, có khả năng đặt trước trạng thái
- 74192, bộ đếm lên/xuống đồng bộ MOD10, Pr và CLR bất đồng bộ
- 74193, bộ đếm lên/xuống đồng bộ 4bit, Pr và CLR bất đồng bộ
Hình 8.74: Một số IC đếm đồng bộ thông dụng

8.7.2.4 Mạch đếm vòng
Được xét trên cơ sở của mạch đếm đồng bộ, bộ đếm vòng có cấu trúc của thanh
ghi dịch nhưng có thêm hồi tiếp. Thông thường sử dụng D-FF hay JK-FF
Hình 8.75: Mạch đếm vòng
Trạng thái ban đầu đặt cho mạch là A=0, B=0, C=1
Hình 8.76: Giản đồ trạng thái của mạch đếm vòng
Mạch có chu trình đếm MOD3 bằng với số FF có trong mạch. Các trạng thái của FF
được chuyển dần từ C -> A -> B.
 Bộ đếm vòng Johnson

Hình 8.77: Sơ đồ và giản đồ trạng thái của bộ đếm vòng Johnson
Bảng trạng thái:
Mạch sử dụng 3-FF nên số MOD = 6
Tổng quát, với mạch sử dụng n-FF thì số MOD là 2*n
 Vi mạch đếm vòng Johnson là CD4017 MOD10(Hình 8.78)
8.7.3 Ứng dụng bộ đếm Hình 8.78
8.7.3.1 Đếm tần số
Hình 8.79: Sơ đồ khối mạch đếm tần số

Mạch đếm tần số là mạch đo và hiển thị tần số của tín hiệu.
Ngõ vào cổng AND bao gồm các xung với tần số chưa biết f x và 1 xung lấy mẫu
điều khiển thời gian cho phép xung qua cổng AND vào bộ đếm.
Mạch đếm sẽ đếm số xung xuất hiện trong thời gian lấy mẫu. Giá trị hiển thị của
bộ đếm là tần số của tín hiệu cần đo (nếu thời gian lấy mẫu t 2 – t1 =1s thì đơn vị của
tần số là Hz)
Sự chính xác của phương pháp này tùy thuộc vào khoảng thời gian lấy mẫu.
Phương pháp thường sử dụng để nhận được 1 xung lấy mẫu chính xác là sử dụng
bộ dao động thạch anh để tạo ra tần số chính xác (ví dụ 100Khz) sau đó người ta chia
xuống theo các thang đo như hình 8.80:
Hình 8.80: Mạch tạo sóng vuông tần số 1Hz từ dao động thạch anh 100Khz
Cuối cùng bộ đếm tần số hoàn tất như hình 8.81
Hình 8.81: Bộ đếm tần số hoàn chỉnh
8.7.3.2 Đồng hồ số:
Một trong những ứng dụng thông dụng nhất của bộ đếm là đồng hồ số, hiển thị
thời gian trong ngày như giờ, phút, giây.
Hình 8.82: Sơ đồ mạch đồng hồ số

Để tạo một đồng hồ số chính xác yêu cầu tần số xung clock cấp cho đồng hồ phải
chính xác. Đối với những đồng hồ số sử dụng pin, thường sử dụng thạch anh để tạo
tần số cơ bản. Đối với đồng hồ số sử dụng điện lưới ac, dùng tần số của điện lưới để
tạo tần số cơ bản. Trong các trường hợp trên tần số của thạch anh hay điện lưới được
chia xuống thành tần số 1hz cấp cho đồng hồ.
TÓM TẮT
Xây dựng và phân tích RS-FF dùng cổng NAND; RS-FF dùng cổng NOR.
Mô tả sự khác biệt giữa một hệ thống đồng bộ và không đồng bộ:
Dạng bất đồng bộ: ngõ ra của mạch logic thay đổi trạng thái bất kỳ lúc nào khi
có một hay nhiều ngõ vào thay đổi.
Dạng đồng bộ: ngõ ra của mạch logic chỉ thay đổi ở những thời gian xác định.
Các dạng FlipFlop kích cạnh:
Clock RS – FlipFlop
Clock JK – FlipFlop
D – FlipFlop
T – FlipFlop
- Một số ứng dụng của FlipFlop:
Đồng bộ hóa dùng FF
Mạch phát hiện một chuỗi ngõ vào tuần tự
Thanh ghi dịch: Vào song song/ ra song song; Vào nối tiếp/ra nối tiếp; Vào song
song/ra nối tiếp; Vào nối tiếp/ ra song song.
Ứng dụng trong Microcomputer
Bộ chia tần số
Mạch đếm không đồng bộ (mạch đếm nối tiếp):
- Dùng T-FF, khi có xung Ck thì ngõ ra của tầng này được đưa vào làm xung Ck của
tầng kế. Xung Ck được đưa vào tuần tự
- Số modulo MOD=2n n: số FF
- Chia tần số
- Đếm số Mod<2n
- Có thể thay đổi số MOD

- Đếm thập phân và đếm BCD
- Mạch đếm lên không đồng bộ; mạch đếm xuống không đồng bộ
- Vấn đề truyền trễ trong mạch đếmkhông đồng bộ: Tclock N*tpd
1
N * t pd
fmax = (tần số cực đại cho phép
Mạch đếm đồng bộ (mạch đếm song song):
Mạch đếm đồng bộ hay còn gọi là mạch đếm song song: là mạch đếm mà ngõ vào
xung clock của các FF được nối chung với nhau, khi có xung clock vào thì tất cả các
ngõ ra FF đều thay đổi
Khi thiết kế bộ đếm, chỉ quan tâm đến trạng thái hiện tại và trạng thái kế tiếp của
FF, mà không quan tâm đến dạng xung clock (cạnh lên hoặc cạnh xuống
Có thể thiết kế bộ đếm có vòng đếm bất kỳ
Mạch đếm có thể đặt trước số đếm: 74192, 74193,…
Mạch đếm vòng
Mạch đếm vòng Johnson: MOD = số FF*2 (với MOD là số chẵn)
Ứng dụng của mạch đếm: đếm tần số và đồng hồ số

BÀI TẬP
Câu 1: Thiết kế mạch đếm lên bất đồng bộ Mod10 dùng T-FF với CLR và PR tác
động mức 0, cho trạng thái ban đầu bằng 0, xung CK tác động cạnh lên.
Câu 2: Thiết kế mạch đếm xuống bất đồng bộ Mod10 dùng T-FF với CLR và PR tác
Câu 3: Thiết kế mạch đếm lên không đồng bộ MOD12 dùng JK-FF với CLR và PR
tác động mức 1, cho trạng thái ban đầu bằng 0, xung CK tác động cạnh xuống
Câu 4: Thiết kế mạch đếm xuống không đồng bộ MOD12 dùng JK-FF với CLR và
PR tác động mức 1, cho trạng thái ban đầu bằng 0, xung CK tác động cạnh xuống.
Câu 5: Thiết kế mạch đếm lên không đồng bộ MOD9 dùng D-FF với CLR và PR tác
Câu 6: Thiết kế mạch đếm xuống không đồng bộ MOD9 dùng D-FF với CLR và PR
tác động mức 1, cho trạng thái ban đầu bằng 0, xung CK tác động cạnh xuống.
Câu 7: Thiết kế bộ đếm đồng bộ dùng JK-FF (có Ck tác động cạnh xuống, CLR và
PR tác động mức 1) với dãy đếm sau: 000, 010, 101, 110, 100 và lặp lại
Câu 8: Làm lại bài 7. Thêm điều kiện các trạng thái không sử dụng 001, 011 và
111 phải luôn luôn nhảy về 000 ở xung đồng hồ kế tiếp
Câu 9: Thiết kế bộ đếm đồng bộ dùng SR-FF (có Ck tác động cạnh lên, CLR và PR
tác động mức 0) với dãy đếm sau: 000, 001, 010, 011, 100,101, 000 . . .
Câu 10: Làm lại bài 12 nhưng với T-FF
Câu 11: Làm lại bài 12 nhưng với JK-FF
Câu 12: Làm lại bài 12 nhưng với D-FF
Câu 13: Sửdụng một vi mạch 7490 để thực hiện mạch đếm Mod 10
Câu 15: Sửdụng hai vi mạch 7490 để thực hiện mạch đếm Mod 60
BÀI 9: BỘ NHỚ BÁN DẪN
Sau khi học xong bài này, học viên có thể hiểu được:
- Các thuật ngữ về bộ nhớ.
- Đại cương về hoạt động của bộ nhớ
- Các loại bộ nhớ
9.1 KHÁI NIỆM CHUNG

Một ưu điểm lớn của các hệ thống số so với hệ thống tương tự là khả năng lưu trữ
một số lượng lớn các thông tin và dữ liệu trong những khoảng thời gian nhất định.
Khả năng này làm cho hệ thống số trở thành đa năng và có thể xử lý rất nhiều tình
huống có tính chọn lựa cao. Để thực hiện được chức năng này, trong máy tính hay bộ
vi xử lý có một số thiết bị nhớ. Có nhiều loại thiết bị nhớ khác nhau, chúng ta đã làm
quen với phần tử nhớ hai trạng thái là flip-flop và một nhóm các flip-flop là thanh ghi
dùng để lưu trữ và dịch chuyển thông tin. Các FF chính là các phần tử nhớ tốc độ cao
được dùng rất nhiều trong việc điều hành bên trong máy tính, nơi mà dữ liệu dịch
chuyển liên tục từ nơi này đến nơi khác.
Tiến bộ trong công nghệ chế tạo LSI và VLSI cho phép kết hợp một lượng lớn FF
trong một chip tạo thành các bộ nhớ với các dạng khác nhau. Những bộ nhớ bán dẫn
với công nghệ chế tạo transistor lưỡng cực (BJT) và MOS là những bộ nhớ nhanh nhất
và giá thành của nó liên tục giảm khi các công nghệ LSI và VLSI ngày càng được cải
tiến.
Ngoài ra, dữ liệu số cũng có thể được lưu trữ vào các phần tử như tụ điện, và một
loại phần tử nhớ bán dẫn rất quan trọng đã dùng nguyên tắc này để lưu trữ dữ liệu
với mật độ cao nhưng tiêu thụ năng lượng thấp.
Bộ nhớ bán dẫn được dùng như là bộ nhớ trong chính của máy tính, yêu cầu tốc độ
hoạt động cao. Bộ nhớ trong của máy tính luôn liên lạc với bộ xử lý trung tâm của
máy tính (CPU) để thực hiện một chương trình điều hành nhất định. Chương trình và
dữ liệu trong chương trình này được lưu trữ trong bộ nhớ trong.
Hình 9.1: Cấu trúc máy tính với bộ nhớ trong và bộ nhớ ngoài
Mặc dù bộ nhớ bán dẫn thích hợp với vai trò bộ nhớ trong có tốc độ làm việc cao,
nhưng giá thành tính trên mỗi bit lưu trữ cao nên người ta phải sử dụng thêm bộ nhớ
ngoài. Bộ nhớ ngoài không nằm bên trong máy tính và có khả năng lưu trữ hàng triệu
bit mà không cần nguồn nuôi. Tuy nhiên, bộ nhớ ngoài có tốc độ hoạt động thấp hơn
nhiều so với bộ nhớ trong và thường chỉ được sử dụng để lưu trữ thông tin (chương
trình, dữ liệu,…) hiện chưa được máy tính sử dụng. Các thông tin này sẽ được truyền
vào bộ nhớ trong khi máy tính cần đến.
Băng từ và đĩa từ là các bộ nhớ ngoài được sử dụng phổ biến nhất và có giá thành
tính trên mỗi bit tương đối thấp. Một loại bộ nhớ khối mới hơn là bộ nhớ bọt từ
(magnetic bubble memory, MBM) là bộ nhớ điện tử dựa trên nguyên tắc từ có khả
năng lưu trữ hàng triệu bit trong một chip
9.2 CÁC THUẬT NGỮ LIÊN QUAN ĐẾN BỘ NHỚ

Memory Cell (Tế bào nhớ hoặc ô nhớ): là linh kiện hay một mạch điện tử dùng để
lưu trữ một bit (0 hay 1).
Thí dụ 1: một FF, tụ được tích điện, một điểm trên băng từ hay đĩa từ…
Memory Word (Từ nhớ): là một nhóm các bit (cell) trong bộ nhớ dùng biểu diễn
các lệnh hay dữ liệu dưới dạng một số nhị phân.
Thí dụ 2: một thanh ghi 8 FF là một phần tử nhớ lưu trữ từ mã 8 bit. Kích thước
của từ nhớ trong các máy tính hiện đại có chiều dài từ 8 đến 64 bit.
Byte: là một từ 8 bit, đây là đơn vị từ nhớ được sử dụng phổ biến nhất.
Capacity (Dung lượng): chỉ số lượng bit có thể lưu trữ trong bộ nhớ.
Thí dụ 3: Bộ nhớ có khả năng lưu trữ 4096 từ nhớ 20 bit, dung lượng của nó là
4096 x 20bit = 81920 bit.
Ta có sự chuyển đổi như sau:
1byte = 8 bit
1Kbyte = 1024 byte
Vậy: 4K x 20 = 4096 x 20bit = 81920 bit
Thí dụ 4: một vi mạch nhớ có đặc tính 2Kx8. Hỏi có bao nhiêu từ trong bộ nhớ?
Kích thước từ mã là bao nhiêu? Dung lượng bao nhiêu bit?
Giải
Ta có: 2K = 2 x 1024 = 2048 từ mã
Mỗi từ có 8bit (1byte)
Vậy số bit là: 2048 x 8bit = 16384bit (dung lượng)
Với dung lượng lớn hơn ta dùng “1M” hay 1meg để chỉ 2 20 = 1.048.576 từ nhớ.
Address (Địa chỉ): là số nhị phân dùng xác định vị trí của từ nhớ trong bộ nhớ.
Mỗi từ nhớ được lưu trong bộ nhớ tại một địa chỉ duy nhất. Địa chỉ luôn luôn được
biểu diễn bởi số nhị phân, tuy nhiên để thuận tiện người ta có thể dùng số hex hay
thập phân, bát phân.
Read Operation (thao tác đọc): tìm vị trí ô nhớ trong bộ nhớ, đọc và chuyển đến
một thiết bị khác, thao tác này còn gọi là fetch.
Write Operation (thao tác ghi): một từ mới được đặt vào một vị trí trong bộ nhớ,
khi một từ mới được viết vào thì từ cũ mất đi, thao tác này còn được gọi là store.
Access time (Thời gian truy xuất): là thời gian cần thiết để thực hiện một thao
tác đọc. Hay nói cách khác, là thời gian từ lúc bộ nhớ nhận được địa chỉ vào ra đến lúc
dữ liệu được xuất ra.
Ký hiệu: tACC
Volatile Memory (Bộ nhớ bốc hơi): Bộ nhớ cần nguồn điện để lưu trữ dữ liệu. Khi
ngắt điện, dữ liệu lưu trữ bị mất.
Random-Access Memory, RAM (Bộ nhớ truy xuất ngẫu nhiên): Khi cần truy
xuất một địa chỉ ta tới ngay địa chỉ đó. Vậy thời gian đọc hay viết dữ liệu vào các vị trí
nhớ khác nhau trong bộ nhớ không tùy thuộc vào vị trí nhớ. Nói cách khác, thời gian
truy xuất như nhau đối với mọi vị trí nhớ. Hầu hết bộ nhớ bán dẫn và bộ nhớ lõi từ
(bộ nhớ trong của máy tính trước khi bộ nhớ bán dẫn ra đời) là RAM.
Sequential-Access Memory, SAM (Bộ nhớ truy xuất tuần tự): Khi cần truy xuất
một địa chỉ ta phải lướt qua các địa chỉ trước nó. Như vậy thời gian đọc và viết dữ liệu
ở những vị trí khác nhau thì khác nhau. Những thí dụ của bộ nhớ này là băng từ, đĩa
từ. Tốc độ làm việc của loại bộ nhớ này thường chậm so với bộ nhớ truy xuất ngẫu
nhiên.
Read/Write Memory, RWM (Bộ nhớ đọc/viết): là loại bộ nhớ có thể đọc ra và
viết vào được.
Read-Only Memory, ROM (Bộ nhớ chỉ đọc): là bộ nhớ bán dẫn phổ biến được
thiết kế cho những ứng dụng mà ở đó chủ yếu xảy ra thao tác đọc. Về mặt kỹ thuật,
ROM có thể được ghi chỉ một lần ở nơi sản xuất và sau đó thông tin chỉ có thể được
đọc ra từ bộ nhớ. Có loại ROM có thể được ghi nhiều lần nhưng thao tác ghi khá phức
tạp hơn là thao tác đọc. Khi mất điện ROM không mất dữ liệu.
Static Memory Devices (Bộ nhớ tĩnh): là bộ nhớ bán dẫn trong đó dữ liệu đã lưu
trữ được duy trì vĩnh cửu nếu được cấp nguồn nuôi.
Dynamic Memory Devices(Bộ nhớ động): là bộ nhớ bán dẫn trong đó dữ liệu đã
lưu trữ muốn tồn tại phải được ghi lại theo chu kỳ. Thao tác ghi lại được gọi là làm
tươi (refresh).
Internal Memory (Bộ nhớ trong): là bộ nhớ chính của máy tính. Nó lưu trữ các
lệnh và dữ liệu mà CPU dùng thường xuyên khi hoạt động.
Mass Memory(Bộ nhớ ngoài): Còn gọi là bộ nhớ phụ, nó lưu trữ một lượng thông
tin rất lớn ở bên ngoài máy tính. Tốc độ truy xuất trên bộ nhớ này thường chậm và nó
thuộc loại bộ nhớ không bốc hơi.
9.3 ĐẠI CƯƠNG VỀ HOẠT ĐỘNG CỦA BỘ NHỚ

Mặc dù có nhiều loại bộ nhớ khác nhau về cấu trúc bên trong nhưng nguyên lý
hoạt động cơ bản của chúng đều giống nhau.
Các chế độ hoạt động đó là:
 Chọn địa chỉ trong bộ nhớ để truy xuất (đọc hoặc viết)
 Chọn chế độ đọc hoặc viết.
Hình 9.2a: Sơ đồ khối bộ nhớ 32x4 Hình 9.2b: Cách bố trí của các ô
nhớ trong 32 từ 4 bit
 Cung cấp dữ liệu vào để lưu trữ trong bộ nhớ nếu là chế độ viết.
 Nhận dữ liệu xuất ra từ bộ nhớ nếu là chế độ đọc.
 Cho phép (Enable) hay cấm (Disable) bộ nhớ hoạt động
- Các ngõ vào địa chỉ:
Hình 9.2 cho thấy các chân cơ bản của một bộ nhớ 32x4. Vì kích thước mỗi từ là 4
bit nên có 4 đường dữ liệu vào I0, I1, I2, I3 và 4 đường dữ liệu ra O0, O1, O2, O3.
Vì bộ nhớ có 32 từ nên có 32 vị trí khác nhau và do đó có 32 địa chỉ từ 00000 đến

11111. Như vậy, cần có 5 đường địa chỉ A 0, A1, A2, A3, A4. Tổng quát, nếu bộ nhớ có N
đường địa chỉ thì có dung lượng là 2N.
- Ngõ vào R/W : xác định các yêu cầu mà bộ nhớ phải thực hiện. Có thể cần 2 ngõ
điều khiển riêng lẻ hay một ngõ vào.
Thí dụ 5: R/W = 1: đọc – Read
R/W = 0: viết – Write
- Chân cho phép (Memory enable): cho phép hay không cho phép các ngõ vào, ra
của bộ nhớ nối vào Bus.
Hình 9.3: Minh họa hoạt Read và Write dữ liệu vào bộ nhớ 32x4
Thí dụ 6: Mô tả hoạt động, khi nội dung của địa chỉ 00100 được đọc (Hình 9.2b)
Giải:
Địa chỉ vào: 00100
Data vào: xxxx (không sử dụng)
R/W = 1
Memory enable = High
Data output: 0001
Thí dụ 7: Mô tả hoạt động tại mỗi ngõ vào và ra khi data 1110 được viết vào vùng
nhớ có địa chỉ 01101 (Hình 9.2b)
Giải:
Địa chỉ vào: 01101
Data vào: 1110
R/W = 0
Memory enable = High
Data output: xxxx (không sử dụng ở Z cao)
Thí dụ 8: Một bộ nhớ có dung lượng 4Kx8. Xác định:
a./ Có bao nhiêu đường dữ liệu?
b./ Có bao nhiêu đường địa chỉ?
c./ Dung lượng của bộ nhớ tính theo byte?
Giải:
a./ Có 8 đường dữ liệu ra và 8 đường dữ liệu vào
b./ Vì 4K = 4*1024 = 4096 = 212 nên có 12 đường địa chỉ A0 đến A11
c./ Một byte có 8 bit, vậy bộ nhớ có dung lượng 4096 byte
9.4 ROM (READ-ONLY MEMORY)

Bộ nhớ chỉ đọc (ROM) là một dạng bộ nhớ bán dẫn mà nó được thiết kế để lưu trữ
dữ liệu mà dữ liệu này thường là loại được lưu trữ vĩnh viễn hoặc không bị thay đổi.
bình thường, khi hoạt động chỉ có dữ iệu được đọc từ ROM mà không có dữ liệu mới
ghi vào ROM.
Với một số ROM thì dữ liệu được xây dựng và ghi vào trong quá trình sản xuất
nhưng cũng có nhiều loại ROM được nạp bằng điện. Quá trình nạp dữ liệu được gọi là
quá trình lập trình hoặc quá trình đốt ROM.
Một số loại ROM không thể xóa nhưng cũng có một số loại ROM có thể xóa và nạp
lại chương trình mới.
9.4.1 Sơ đồ khối của ROM:
Hình 9.4a: Sơ đồ khối ROM 16x8 với 3 nhóm tín hiệu vào/ra
Có 3 tập tín hiệu: tín hiệu vào địa chỉ AI (address Input), tín hiệu vào điều khiển
CI (Control Input) và tín hiệu ra dữ liệu DO (Data Output).
Với ROM 16x8 ở hình 9.4a, có 4 ngõ vào địa chỉ có khả năng chứa 16 địa chỉ (2 4),
và mỗi từ (word) bao gồm 8 bit vì có 8 đường dữ liệu ra (D 7, D6,…, D0) cho nên ROM
này được gọi là ROM 16x8. Ta cũng có thể nói ROM này có thể lưu trữ 16 byte dữ liệu.
Tín hiệu ra dữ liệu của hầu hết các ROM là ngõ ra 3 trạng thái (Tri-state output)
cho phép nối nhiều IC ROM với cùng một bus dữ liệu để mở rộng bộ nhớ. Các ROM
thông dụng thường có tín hiệu ra dữ liệu là 4 bit hoặc 8 bit, loại từ 8 bit là phổ biến
nhất.
Tín hiệu vào điều khiển CS (Chip Select) là một tín hiệu vào cho phép hoặc không
cho phép xuất hiện tín hiệu ra của ROM, nhiều nhà sản xuất sử dụng các tên gọi khác
nhau cho đầu vào điều khiển này, chẳng hạn như CE (Chip Enable) hoặc OE (Output
enable). Nhiều ROM có 2 hay nhiều đầu vào điều khiển cho phép tín hiệu ra dữ liệu
sao cho dữ liệu có thể được đọc từ các địa chỉ được chọn. Trong một vài ROM, một
trong những tín hiệu điều khiển (thường là CE) được sử dụng để thiết lập ROM làm
việc ở trạng thái sẵn sàng (standby) tiệu thụ năng lượng thấp khi nó chưa hoạt động.
Hình 9.4b:Program data (dạng nhị phân) Hình 9.4c: Program data
(dạng hexa)
9.4.2 Hoạt động đọc:

Để đọc dữ liệu từ ROM cần thực hiện 2 việc:
- Đặt vào ROM một địa chỉ tương ứng.
- Đặt tích cực cho các chân điều khiển
Thí dụ 9: Muốn đọc dữ liệu tại địa chỉ 0111 thì ta cần đưa địa chỉ A 3A2A1A0 = 0111
đến các đường địa chỉ, rồi đặt CS = 0. Các đường địa chỉ sẽ được giải mã trong ROM
rồi chọn từ dữ liệu cần thiết, 11101101 sẽ xuất hiện ở các đường dữ liệu D 7 đến D0.
Nếu CS = 1 thì đầu ra ROM ở trạng thái trở kháng cao bất chấp các đường địa chỉ.
9.5 CẤU TRÚC CỦA ROM
Hình 9.5: Cấu trúc của ROM 16x8
Cấu trúc bên trong của ROM rất phức tạp và thực ra ta không cần nghiên cứu kỹ
về nó. Tuy nhiên, có thể đưa ra một sơ đồ đơn giản cho cấu trúc bên trong của ROM
16x8 như hình 9.5. Sơ đồ gồm có 4 phần chính: mạch giải mã hàng, mạch giải mã
cột, mảng các thanh ghi, mạch đệm ngõ ra.
9.5.1 Mảng các thanh ghi

Mảng các thanh ghi lưu trữ các dữ liệu đã được lập trình trong ROM. Mỗi thanh ghi
gồm một số ô nhớ bằng kích thước một từ. Trong trường hợp hình 9.5, mỗi thanh ghi
lưu trữ 8 bit. Các thanh ghi được sắp xếp thành một mảng (ma trận), mỗi thanh ghi
được khai báo vị trí nhớ theo hàng và cột. Mỗi thanh ghi có 2 đầu vào cho phép nối
với các mạch giải mã hàng và cột, cả hai đều ở mức 1 để dữ liệu của thanh ghi được
xuất ra trên bus dữ liệu.
9.5.2 Bộ giải mã địa chỉ

Các địa chỉ A3A2A1A0 được dùng để xác định thanh ghi nào trong ma trận được cho
phép để đặt từ 8 bit của nó lên bus. Địa chỉ A 1A0 được đưa đến một mạch giải mã 2
sang 4 để chọn hàng và các địa chỉ A 3A2 được đưa đến một mạch giải mã 2 sang 4
khác để chọn cột. Chỉ có những thanh ghi nào được cho phép ở cả hàng và cột mới
được xuất dữ liệu.
Thí dụ 10: Với địa chỉ vào là 1101, hãy cho biết thanh ghi nào xuất dữ liệu?
Giải
A3 A2 = 11 → tác động giải mã cột 3
A1 A0 = 01 → tác động giải mã hàng 1
Thí dụ 11: Muốn tác động giải mã thanh ghi 7. Hỏi cần điều khiển hàng nào, cột
mấy?
Giải
Cần hàng 3 => A1A0 =11
Và cột 1 =>A3A2 =01
Như vậy: A3A2A1A0 = 0111

9.5.3 Bộ đệm ngõ ra

Thanh ghi khi được cho phép sẽ đặt data lên data bus. Các đường data này được
đưa đến một mạch đệm. Mạch đệm này sẽ cho phép data đi qua nếu tín hiệu CS =0.
Nếu CS =1 thì mạch đệm sẽ ở trạng thái trở kháng cao.
Cấu trúc nói trên là chung cho rất nhiều ROM. Tùy theo số từ dữ liệu lưu trữ mà
mảng thanh ghi có kích thước khác nhau. Ví dụ, ROM Intel 2708 là MOS ROM có khả
năng lưu trữ được 1024 từ 8 bit. 1024 thanh ghi của nó sắp xếp thành mảng 64x16.
Thí dụ 12: Hãy mô tả cấu trúc của ROM chứa 4 Kbyte dùng mảng thanh ghi
vuông góc.
Giải
4K = 4 x 1024= 4096
ROM chứa 4096 x 8bit (từ)
Nếu dùng 1 thanh ghi chứa 1 từ mã (8bit) => 4096 = 642 = 64 x 64
Cần giải mã 1→64 (có 6 bit vào) cho bộ giải mã hàng và cần giải mã 1→64 (có 6
bit vào) cho bộ giải mã cột.
Như vậy cần 12 bit cho 212 = 26 x 26 = 4096 địa chỉ.
9.6 ĐẶC TÍNH THỜI GIAN CỦA ROM

 Thời gian trễ giữa ngõ vào của ROM và ngõ ra dữ liệu trong suốt quá trình đọc,
thời gian này gọi là thời gian truy xuất (tACC).
tACC(TTL): 30÷90ns
tACC (NMOS): 35÷500ns
 Thời gian truy xuất dữ liệu ra (Output enable time - tOE):
tOE (TTL): 10÷20ns
tOE (NMOS): 25÷100ns

Hình 9.6: Giản đồ thời gian đọc của ROM
9.7 CÁC LOẠI ROM

9.7.1 ROM mặt nạ (Mask Programmed ROM, MROM)
Hình 9.7: Cấu trúc MOS MROM dùng MOSFET

Khi chân source hở lưu trữ bit “0”, khi chân source đóng lưu trữ bit “1”
ROM mặt nạ có các dữ liệu được lập trình bởi hãng sản xuất dựa vào yêu cầu của
người đặt hàng. Một tấm phim âm bảng gọi là mặt nạ (mask) được dùng để điều
khiển các mối nối điện bên trong IC. Với mỗi tập thông tin khác nhau cần một mặt nạ
khác nhau. Vì các mặt nạ rất đắt tiền nên các loại ROM này chỉ có hiệu quả kinh tế khi
ta cần một số lượng lớn. Một nhược điểm rất lớn của loại ROM này là không thể lập
trình lại, ngay cả bởi hãng sản xuất khi cần sửa đổi dữ liệu bên trong mà cũng chỉ có
thể thay thế bởi một ROM mới. Loại này còn được gọi tắt là MROM.
Hình 9.7 trình bày cấu trúc của MOS MROM sử dụng MOSFET. Nó bao gồm 16 ô
nhớ được sắp xếp 4 hàng của 4 tế bào. Mỗi tế bào là một transistor MOSFET kênh N
được kết nối theo cực D chung. Bộ giải mã 1 sang 4 được dùng để giải địa chỉ các đầu
vào A1A0 khi chọn thanh ghi hàng để đọc dữ liệu. Các đầu ra của bộ giải mã tích cực
mức 1 cung cấp tín hiệu cho phép giải mã hàng.
Khi EN =1, tất cả các đầu ra của mạch giải mã ở mức 0 và tất cả các MOSFET sẽ
khóa. Lúc này các đầu ra dữ liệu đều ở trạng thái 0.
Khi EN =0, các địa chỉ đầu vào quyết định hàng nào được đọc. Chẳng hạn, để đọc
hàng 0, A1A0 được đặt là 00. Nó tạo ra mức 1 ở hàng 0 làm dẫn transistor Q 0 và Q2,
các đầu ra D3 và D1 sẽ ở mức 1, các đầu ra D2 và D0 sẽ ở mức 0. Bảng trạng thái ở hình
9.7 cho thấy nội dung dữ liệu trong mỗi địa chỉ.
Thí dụ 13: ROM dùng để lưu trữ bảng hàm số y = x2 + 3
x: ngõ vào; y: ngõ ra
Ta có bảng: số x biểu thị qua giá trị A1A0
Khi x = A1A0 = 102 = 210→ y = 22 + 3 =710 = 01112

9.7.2 Programmable ROM (PROM):

PROM có đặc điểm là người dùng có thể lập trình được, tức là chúng không được
lập trình sẵn bởi hãng sản xuất mà được lập trình bởi người sử dụng. Tuy nhiên, chỉ
sử dụng một lần, sau khi lập trình thì không thể thay đổi hay xóa đi. Vì vậy, chúng
còn được gọi là PROM lập trình một lần.
PROM có cấu tạo như ROM nhưng có 2 đặc điểm khác biệt:
 Tất cả các ô nhớ đều có diode hay transistor lưỡng cực hoặc transistor MOS,
tùy theo công nghệ chế tạo.
 Phần tử bán dẫn được nối với cầu chì tích hợp. Cầu chì đứt rồi không thể nối
lại được do đó ta chỉ có thể lập trình PROM một lần thôi.
Muốn đổi bit 1 sang bit 0 người ta dùng một xung điện có biên độ và độ rộng xung
thích hợp (cho biết bởi hãng sản xuất) giữ đường từ và đường bit tương ứng để làm
đứt cầu chì.
Hình 9.8: PROM dùng các mối nối bằng cầu chì
9.7.3 Erasable Programmable ROM (EPROM)

EPROM có thể được lập trình bởi người sử dụng và nó cũng có thể xóa để lập trình
lại khi nào muốn. Ngay sau khi được lập trình, EPROM là bộ nhớ không bốc hơi và sẽ
lưu dữ liệu vĩnh viễn nếu ta không xóa. Quá trình nạp dữ liệu cho EPROM bao gồm
việc đặt các mức điện áp qui định (từ 10 đến 25V) đến các đầu vào trong một khoảng
thời gian qui định (khoảng 50ns trên một địa chỉ).
Các ô nhớ trong EPROM là những transistor MOSFET với một cổng silicon mà
không có mối nối điện (cổng thả nổi: floating gate). Ở trạng thái bình thường, các
transistor khóa và mỗi ô nhớ lưu trữ mức 1. Mỗi transistor có thể chuyển sang dẫn
bằng cách đặt một xung điện áp cao mà sẽ phóng các electron năng lượng cao vào
miền cổng thả nổi, các electron sẽ ở mãi trong miền cổng này ngay cả khi xung điện
áp cao nhất vì chúng không có đường xả. Điều này khiến transistor dẫn mãi ngay cả
khi không cấp điện cho IC nhớ và ô nhớ lúc đó lưu trữ mức 0.
Ngay khi một ô nhớ của EPROM đã đươc lập trình, nó có thể xóa bằng cách chiếu
vào một tia cực tím xuyên qua cửa sổ của EPROM. Tia cực tím sẽ tạo nên một dòng
quang chạy từ miền cổng thả nổi đến miền silicon của IC và đưa các ô nhớ trở lại
trạng thái mức 1. Quá trình xóa khoảng từ 10 đến 30 phút. Tuy nhiên, cần nhớ rằng
không thể xóa một ô nhớ, tia cực tím sẽ xóa toàn bộ nhớ khiến cho một EPROM bị xóa
sẽ lưu trữ toàn bit 1. Sau khi xóa, EPROM có thể được lập trình trở lại.
Hình 9.9: Ký hiệu logic của EPROM 27C64
Các EPROM thông dụng hiện nay có ở thị trường Việt Nam là 2708, 2716, 2732,
2764, 27128, 27256 và 27512. Mã số của các EPROM này cũng cho biết luôn dung
lượng của nó. Để tính dung lượng ta cần nhớ các EPROM này đều là loại 8bit và số K
từ nhớ được tính bằng cách lấy số xx (hoặc xxx) trong mã số 27xx (hoặ 27xxx) rồi
chia cho 8. Ví dụ, 2732 là bộ nhớ 4K x 8 (32/8 = 4), 27256 là bộ nhớ 32K x 8 (256/8
= 32). Hình 9.9 là ký hiệu logic EPROM 27C64, là EPROM 8K x 8, có 13 đường vào địa
chỉ, 8 đường dữ liệu ra và 3 chân điều khiển.
Các chế độ hoạt động được điều khiển bởi các chân CE , OE , Vpp và PGM như
được chỉ ra trên bảng (c) hình 9.9
9.7.4 Electrically Erasable PROM (EEPROM):

EPROM có nhược điểm lớn là phải lập trình lại và việc xóa thì phải xóa toàn bộ dữ
liệu trong khi ta chỉ cần thay đổi một vài từ nhớ. EEPROM có ưu điểm của cấu trúc
cổng thả nổi giống EPROM nhưng khắc phục được những nhược điểm trên. Ở EEPROM,
các bit lưu trữ của nó có thể được xóa bằng điện và thời gian xóa toàn bộ chỉ cần
10ms so với 30 phút bằng tia cực tím của EPROM. Các cổng thả nổi của EEPROM được
phủ một lớp cách điện rất mỏng và có thể xóa bằng cách đặt một điện áp phù hợp có
cực tính ngược với điện áp nạp đến cổng thả nổi và không cần phải gỡ ra khỏi mạch.
Ở EEPROM có thể nạp chương trình lại cho từng từ nhớ riêng biệt và việc nạp
chương trình cũng rất nhanh 10ms cho mỗi từ dữ liệu so với 50ms của EPROM.
Hình 9.10: Ký hiệu logic và các chế độ hoạt động của EEPROM 2864
9.7.5 FLASH ROM

EPROM là loại nonvolatile (vĩnh cữu), có tốc độ truy xuất nhanh (khoảng 120ns), mật
độ tích hợp cao, giá thành rẻ tuy nhiên để xóa và nạp lại phải dùng thiết bị đặc biệt.
EEPROM cũng nonvolatile, cũng có tốc độ truy xuất nhanh, cho phép xóa và nạp lại
ngay trong mạch trên từng byte nhưng có mật độ tích hợp thấp và giá thành cao hơn
EPROM.
Bộ nhớ FLASH ROM tận dụng được các ưu điểm của hai loại ROM nói trên, nghĩa là
có tốc độ truy xuất nhanh, có mật độ tích hợp cao nhưng giá thành thấp.
Hầu hết các FLASH ROM sử dụng cách xóa đồng thời cả khối dữ liệu nhưng rất
nhanh (hàng trăm ms so với 20min của U.V. EPROM). Những FLASH ROM thế hệ mới
cho phép xóa từng sector (512 byte) thậm chí từng vị trí nhớ mà không cần lấy IC ra
khỏi mạch. FLASH ROM có thời gian ghi khoảng 10μs/byte so với 100μs đối với
EPROM và 5ms đối với EEPROM
9.8 ỨNG DỤNG CỦA ROM

ROM được sử dụng làm các bộ nhớ lưu trữ dữ liệu lâu dài mà ở đó dữ liệu ít khi
hoặc không có nhu cầu thay đổi. Sau đây là một số ứng dụng cơ bản của ROM:
- Lưu giữ chương trình của bộ vi xử lý (Firmware): đây là ứng dụng cơ bản nhất
của ROM, các máy tính hay các bộ vi xử lý sử dụng ROM để lưu trữ chương
trình hệ điều hành và trình phiên dịch ngôn ngữ để máy tính có thể được sử
dụng tức thời sau khi cấp nguồn.
- Bootstrap Memory: nhiều bộ nhớ vi xử lý và hầu hết các máy tính lớn không
chứa chương trình hệ điều hành trong ROM mà chứa trong bộ nhớ ngoài. Như
vậy, sau khi được cấp nguồn, máy tính phải chạy một chương trình nhỏ gọi là
Bootstrap program được chứa trong ROM. Chương trình này kích thích CPU khởi
động phần cứng, sau đó Bootstrap program mới chuyển chương trình hệ điều
hành từ bộ nhớ ngoài vào bộ nhớ trong của máy tính. Lúc này máy tính mới bắt
đầu chạy chương trình hệ điều hành và sẵn sàng đáp ứng với các lệnh từ người
sử dụng. Quá trình khởi động này gọi là “Booting up the system”.
- Bảng dữ liệu (Data Tables): ROM thường được sử dụng để lưu trữ các bảng dữ
liệu cần tham khảo, chẳng hạn bảng chuyển đổi mã, bảng tra các giá trị lượng
giác,…
- Chuyển đổi dữ liệu (Data Converter): mạch chuyển đổi dữ liệu lấy dữ liệu được
biểu diễn ở một dạng mã và tạo rao ở ngõ ra dạng mã khác. Chẳng hạn, từ mã
nhị phân sang mã Led 7 đoạn, các đầu vào địa chỉ biểu diễn dạng mã nhị phân,
các đầu ra dữ liệu biểu diễn dạng mã Led 7 đoạn.
- Mạch tạo ký tự như tạo các ký tự mã ASCII.
- Mạch tạo hàm: là mạch tạo ra các dạng sóng như là sóng Sin, sóng răng cưa,
sóng vuông,…
Hình 9.11: Mạch tạo hàm từ bảng dữ liệu
9.9 RAM BÁN DẪN

RAM (Random Acess Memory): bộ nhớ truy xuất bất kỳ còn gọi là bộ nhớ đọc viết
(RWM: Read/Write Memory). Trong máy tính RAM được dùng như bộ nhớ tạm hay bộ
nhớ nháp.
- Khuyết điểm:
RAM là loại bộ nhớ bốc hơi, khi mất điện dữ liệu sẽ bị xóa do đó cần nguồn nuôi
pin hoặc ắc quy dự phòng (back-up batterry).
- Ưu điểm:
Có thể đọc hoặc ghi dữ liệu ở RAM một cách dễ dàng.
- RAM gồm có hai loại:
 RAM tĩnh (Static RAM - SRAM)

 RAM động (Dynamic RAM - DRAM)
 Cấu trúc của RAM:
RAM có ít nhất 2 đường điều khiển:
 Chọn mạch (Chip Select) có ý nghĩa như ROM
 Đọc/viết (Read/Write) không có ở ROM
Tương tự như ROM, RAM cũng chứa 1K, 4K, 8K, 64K, 128K, 256K và 1024K với
kích thước từ 1, 4 hay 8bit (có thể mở rộng thêm).
Hình 9.12: Cấu trúc bên trong của RAM 64x4
9.9.1 Hoạt động đọc (Read Operation)
Mã địa chỉ nhận được từ chọn thanh ghi để đọc hoặc viết. Đưa chân R/W =1 và CS
= 0 sẽ cho phép mạch đệm ngõ ra cho các đường dữ liệu ra nhận nội dung của thanh
ghi được chỉ đến đồng thời chốt các ngõ vào không vào bộ nhớ.
9.9.2 Hoạt động ghi (Write Operation)
Để ghi một từ 4 bit vào thanh ghi được chọn thì R/W = 0 và CS = 0. Tổ hợp này
cho phép mạch đệm đầu vào làm việc sao cho từ 4 bit tương ứng với dữ liệu ngõ vào
được đưa đến thanh ghi có địa chỉ cho ở ngõ vào địa chỉ đồng thời xóa dữ liệu đang có
tại thanh ghi và cấm mạch đệm đầu ra, sao cho các đầu ra ở trạng thái trở kháng cao
trong suốt quá trình ghi.
9.9.3 Chip select (chọn vi mạch)

Hầu như tất cả các vi mạch nhớ đều có một hay nhiều chân CS được dùng để cho
phép vi mạch làm việc hay không. Khi bị cấm, tất cả các đầu ra và vào đều ở trạng
thái trở kháng cao, không thể đọc và ghi được, thông tin trong bộ nhớ không bị ảnh
hưởng. Ngoài ra, một trong những đầu vào CS sẽ có một đầu vào ngoài việc cấm hay
cho phép chip còn có nhiệm vụ đặt chip ở trạng thái chờ tiêu tán công suất thấp.
9.9.4 Ngõ vào và ra chung (Common Input/Output)

Để giảm thiểu số chân của RAM, các hãng sản xuất thường ghép các chân dữ liệu
vào/ra chung với nhau. Đầu vào R/W sẽ quyết định các đầu chung này làm nhiệm vụ
nhận hay xuất dữ liệu.
Hình 9.13: Ví dụ sơ đồ logic của:

a./ RAM có đường dữ liệu vào/ra riêng biệt (RAM 4Kx1 - 2147)
b./ RAM có đường dữ liệu vào/ra chung (RAM 32Kx8 - 6206).
9.10 RAM TĨNH (SRAM)

Hình 9.14 là sơ đồ của các ô nhớ SRAM loại
Bipolar và NMOS. Các ô nhớ của SRAM thực
chất là các Flip-Flop lưu trữ các bit nhị phân,
các bit này nếu không được ghi lại thì sẽ được
lưu giữ mãi mức logic đó cho đến khi mất điện.
SRAM thuận lợi trong cả kỹ thuật dùng

Bipolar và MOS, mặc dù hầu hết được chế tạo
bằng NMOS hoặc CMOS. Như đã biết, bipolar
có thuận lợi lớn hơn về mặt tốc độ, còn MOS
Hình 9.14: Ô nhớ SRAM
thì có ưu điểm mật độ tích hợp lớn và công (a./) Bipolar , (b./) NMOS
suất tiêu tán nhỏ.
Bộ nhớ CMOS cũng có cấu trúc ô nhớ tương tự như NMOS chỉ khác các Q 3 và Q4 là
loại PMOS. Điều này làm cho công suất tiêu tán thấp hơn nhưng làm tăng sự phức tạp
khi chế tạo (mật độ tích hợp giảm đi).
 Giản đồ thời gian của SRAM:
- Chu kỳ đọc:
Hình 9.15a: Giản đồ thời gian điển hình của một SRAM ở chu kỳ đọc
- Chu kỳ ghi:
Hình 9.15b: Giản đồ thời gian điển hình của một SRAM ở chu kỳ ghi
 Các IC SRAM:
SRAM được chế tạo sẵn trên thị trường với nhiều loại dung lượng và tốc độ khác
nhau. Có các loại lớn dùng kỹ thuật CMOS 128K x 8bit với thời gian truy xuất là 70ns
đến các loại SRAM dung lượng nhỏ chỉ chứa được 256 x 4bit với thời gian truy xuất là
7ns.
Hình 9.16 là ký hiệu và bảng trạng thái của SRAM 6264 – 8Kx8 có thời gian đọc và
ghi là 100ns và công suất tiêu tán ở chế độ chờ là 0.1mW.
Hình 9.16: Ký hiệu và bảng trạng thái của SRAM 6264 – 8Kx8
6264 có 13 đường địa chỉ (213 = 8192 = 8K), 8 đường dữ liệu I/O và đường vào
điều khiển xác định chế độ hoạt động của SRAM.
9.11 RAM ĐỘNG (DRAM)

DRAM được chế tạo bằng kỹ thuật MOS và có đặc điểm dung lượng cao, công suất
tiêu tán thấp, tốc độ làm việc trung bình. Không giống như SRAM lưu trữ thông tin
trong các FF, DRAM lưu trữ 1 và 0 như những điện tích nạp trong các tụ MOS nhỏ (cỡ
vài pF). Vì các tụ này sẽ phóng dần theo thời gian do dòng rò nên DRAM đòi hỏi phải
được làm tươi (refresh) các ô nhớ của nó nhằm nạp lại điện tích cho các tụ. Điển hình,
mỗi ô nhớ phải được làm tươi tối thiểu 2ms đến 10ms một lần nếu không thông tin sẽ
bị mất. Nhu cầu cần làm tươi là một nhược điểm lớn của DRAM so với SRAM vì chu
trình làm tươi này phải được thiết kế đưa vào bộ nhớ và quá trình làm tươi này hoàn
toàn tự động. Tuy nhiên, vì mật độ tích hợp cao do cấu trúc ô nhớ đơn giản (mật độ
tích hợp của DRAM cao gấp 4 lần SRAM) mà DRAM vẫn được sử dụng rộng rãi.
Ở những ứng dụng không cần dung lượng lớn (nhỏ hơn hoặc bằng 64K), yêu cầu
tốc độ cao và mạch đơn giản thì người ta sử dụng SRAM còn những nơi cần dung
lượng lớn thì sử dụng DRAM. Bộ nhớ trong của các bộ vi xử lý lớn hay máy tính đều
sử dụng DRAM.
9.11.1 Cấu trúc và hoạt động của DRAM:
Hình 9.17: Cách sắp xếp các ô nhớ của DRAM 16Kx1
Cấu trúc bên trong của DRAM có thể được mô tả như một ma trận của các ô nhớ
như hình 9.17. Trong hình này có 2 14=16384 ô nhớ sắp xếp trong một ma trận
128x128. Có 14 đường địa chỉ để chọn hàng và cột cho từng ô nhớ.
Hình 9.18: Sơ đồ đơn giản biểu diễn một ô nhớ của DRAM
Các công tắc từ SW1 đến SW4 thực chất là những MOSFET được điều khiển bởi các
tín hiệu ra từ mạch giải mã địa chỉ và tín hiệu R/W . Trong sơ đồ này các tụ điện
chính là các ô nhớ.
Để ghi dữ liệu vào ô nhớ, các khóa SW 1 và SW2 đóng trong khi SW3 và SW4 mở. Bit
1 thực hiện việc nạp điện cho tụ C và bit 0 làm tụ C phóng điện. Sau đó các khóa sẽ
mở để cô lập C với phần mạch còn lại. Một cách lý tưởng thì C sẽ duy trì trạng thái
của nó vĩnh viễn nhưng thực tế luôn luôn có sự rò rỉ điện qua các khóa ngay cả khi
chúng mở do đó tụ C bị mất dần điện tích.
Để đọc dữ liệu các khóa SW 2, SW3, SW4 đóng và SW1 mở, tụ C nối với một mạch so
sánh với một điện thế tham chiếu để xác định trạng thái logic của nó. Điện thế ra
mạch so sánh chính là dữ liệu được đọc ra. Do SW 2 và SW4 đóng, dữ liệu ra được nối
ngược lại tụ C để làm tươi nó. Nói cách khác, bit dữ liệu trong ô nhớ được làm tươi
mỗi khi nó được đọc.
Sử dụng DRAM, được một thuận lợi là dung lượng nhớ khá lớn nhưng phải có một
số mạch phụ trợ:
- Mạch đa hợp địa chỉ vì DRAM luôn sử dụng địa chỉ hàng và cột.
- Mạch làm tươi để phục hồi dữ liệu có thể bị mất sau một khoảng thời gian ngắn
nào đó.
 Đa hợp địa chỉ
Như đã nói trên, do dung lượng của DRAM rất lớn nên phải dùng phương pháp đa
hợp để chọn một vị trí nhớ trong DRAM. Mỗi vị trí nhớ sẽ được chọn bởi 2 địa chỉ hàng
và cột lần lượt xuất hiện ở ngã vào địa chỉ.
Thí dụ với DRAM có dung lượng 16Kx1, thay vì phải dùng 14 đường địa chỉ ta chỉ
cần dùng 7 đường và mạch đa hợp 14 → 7 (7 đa hợp 2→1) để chọn 7 trong 14 đường
địa chỉ ra từ CPU (Hình 10.20). Bộ nhớ có cấu trúc là một ma trận 128x128 ô nhớ,
sắp xếp thành 128 hàng và 128 cột, có một ngã vào và một ngã ra dữ liệu, một ngã
vào R/W . Hai mạch chốt địa chỉ (hàng và cột) là các thanh ghi 7 bit có ngã vào nối
với ngã ra mạch đa hợp và ngã ra nối với các mạch giải mã hàng và cột. Các tín hiệu
RAS và CAS dùng làm xung đồng hồ cho mạch chốt và tín hiệu Enable cho mạch giải
mã. Như vậy 14 bit địa chỉ từ CPU sẽ lần lượt được chốt vào các thanh ghi hàng và cột
bởi các tín hiệu RAS và CAS rồi được giải mã để chọn ô nhớ. Vận hành của hệ thống
sẽ được thấy rõ hơn khi xét các giản đồ thời gian của DRAM.
Hình 9.19a: Sơ đồ đơn giản của DRAM 16Kx1

 Giản đồ thời gian của DRAM:
Hình 9.19b:Giản đồ thời gian đọc và ghi của DRAM
Hình 9.19b là giản đồ thời gian đọc và viết tiêu biểu của DRAM (Hai giản đồ này
chỉ khác nhau về thời lượng nhưng có chung một dạng nên ta chỉ vẽ một).
Giản đồ cho thấy tác động của tín hiệu MUX và các tín hiệu RAS và CAS . Khi
MUX ở mức thấp mạch đa hợp cho ra địa chỉ hàng (A ...A ) và được chốt vào thanh
0 6
ghi khi tín hiệu RAS xuống thấp. Khi MUX ở mức cao mạch đa hợp cho ra địa chỉ cột
(A ...A ) và được chốt vào thanh ghi khi tín hiệu CAS xuống thấp. Khi cả địa chỉ
7 13
hàng và cột đã được giải mã, dữ liệu tại địa chỉ đó xuất hiện trên bus dữ liệu để đọc
ra hoặc ghi vào.
9.11.2 Làm tươi DRAM

DRAM phải được làm tươi với chu kỳ khoảng 2ms để duy trì dữ liệu.
Trong phần trước ta đã thấy ô nhớ DRAM được làm tươi ngay khi hoạt động đọc
được thực hiện. Lấy thí dụ với DRAM có dung lượng 16Kx1 (16.384 ô nhớ) nói trên,
chu kỳ làm tươi là 2ms cho 16.384 ô nhớ nên thời gian đọc mỗi ô nhớ phải là 2
ms/16.384 = 122ns. Đây là thời gian rất nhỏ không đủ để đọc một ô nhớ trong điều
kiện vận hành bình thường. Vì lý do này các hãng chế tạo đã thiết kế các chip DRAM
sao cho mỗi khi hoạt động đọc được thực hiện đối với một ô nhớ, tất cả các ô nhớ trên
cùng một hàng sẽ được làm tươi. Điều này làm giảm một lượng rất lớn hoạt động đọc
phải thực hiện để làm tươi ô nhớ. Trở lại thí dụ trên, hoạt động đọc để làm tươi phải
thực hiện cho 128 hàng trong 2ms. Tuy nhiên, để vừa vận hành trong điều kiện bình
thường vừa phải thực hiện chức năng làm tươi người ta phải dùng thêm mạch phụ trợ,
gọi là điều khiển DRAM (DRAM controller)
IC 3242 của hãng Intel thiết kế để sử dụng cho DRAM 16K (Hình 9.20)
Ngõ ra 3242 là địa chỉ 7bit đã được đa hợp và nối vào ngõ vào địa chỉ của DRAM.
Một mạch đếm 7bit kích bởi xung đồng hồ riêng để cấp địa chỉ hàng cho DRAM trong
suốt thời gian làm tươi. 3242 cũng lấy địa chỉ 14 bit từ CPU đa hợp nó với địa chỉ hàng
và cột đã được dùng khi CPU thực hiện hoạt động đọc hay ghi. Mức logic áp dụng cho
các ngõ REFRESH ENABLE và ROW ENABLE xác định 7bit nào của địa chỉ xuất hiện ở
ngõ ra mạch Controller cho bởi bảng.
Hình 9.20: DRAM Controler 3242 thực hiện việc phân kênh địa chỉ và bộ
đếm làm tươi cho DRAM 16K
TÓM TẮT
Trong bài này, học viên nắm vững được:
1. Thuật ngữ liên quan và thuật ngữ dùng trong bộ nhớ bán dẫn.
2. Đại cương về hoạt động của bộ nhớ
3. Cách ghép nối CPU với bộ nhớ
4. ROM – Bộ nhớ chỉ đọc
5. Cấu trúc của ROM
6. Định thời hoạt động của ROM
7. Các loại ROM: PROM, EPROM, EEPROM và FLASH ROM
8. Ứng dụng của ROM
9. RAM bán dẫn
10. Cấu trúc của RAM
11. RAM tĩnh (SRAM)
12. RAM động (DRAM)
13. Cấu trúc và hoạt động của DRAM
14. Chu kỳ đọc viết của RAM
15. Làm tươi RAM

BÀI TẬP
Câu 1: Một bộ nhớ có dung lượng 16Kx32 chứa được bao nhiêu từ? Mỗi từ có bao
nhiêu bit? Nó chứa được bao nhiêu ô nhớ? Nó đòi hỏi bao nhiêu địa chỉ khác nhau?
Câu 2: Tính dung lượng của bộ nhớ có 16 đầu vào địa chỉ, 4 đầu vào dữ liệu, và 4
đầu ra dữ liệu?
Câu 3: Một bộ nhớ lưu được 8K từ 16 bit. Bộ nhớ này có bao nhiêu đường vào và ra
dữ liệu? Bao nhiêu đường địa chỉ? Cho biết dung lượng của nó tính theo byte?
Câu 4: Thiết kế mạch để mở rộng bộ nhớ từ 2Kx4 lên 2Kx8
Câu 5: Thiết kế mạch để mở rộng bộ nhớ từ 1Kx4 lên 8Kx4. Cho biết địa chỉ cụ thể
của các IC
Câu 6: Thiết kế mạch để mở rộng bộ nhớ từ 2Kx4 lên 16Kx8. Cho biết địa chỉ cụ thể
của các IC.
294 MỤC LỤC
TÀI LIỆU THAM KHẢO

1. Mạch Điện Tử 1 - TS. Lê Tiến Thường, NXB ĐHQG TpHCM.
2. Mạch Điện Tử 1 – Th.s Trương Văn Tám, NXB ĐH Cần Thơ.
3. Bài giảng Linh Kiện Điện Tử - ThS. Nguyễn Thị Ngọc Anh, ĐH Kỹ Thuật Công Nghệ.
4. Trần Thanh Mai, Giáo Trình Vi Mạch số, Đại học Sư Phạm Kỹ Thuật Thành Phố Hồ
Chí Minh, 1998
5. Nguyễn Trọng Hải, Bài giảng Kỹ thuật Số, Đại học công Nghệ Thành Phố Hồ Chí
Minh
6. Electronic circuits - Shilling – Charles Belove. NXB: Mc. Graw Hill,1988.
7. Electronic devices and circuits theory – Boylestad Nashelsky. NXB: Printice Hall,
Interational 1988.
8. Electronic Devices and circuits - Theodore F.Bogart, JR. Hall, 1988.
9. Electronic devices and circuits - Allen Mottershead. NXB: Printice Hall, 1988.
10. Ronald J.Tocci, Digital Systems 6th edition, Nhà xuất bản Prentice Hall, 2007
11. Fundamentals of logic design, fourth edition, Charles H. Roth, Prentice Hall
1991
12. Micro Electronic, Digital and Analog, Circuits and Systems- J. Millman. NXB:
Mc.Graw Hill Bokk Company, 1979.
13. Opperational Amplifiers and Liner intergrated circuits - Allen Mottershead.

NXB: Printice Hall, 1988.
14. Và các trang Web khác

ELE116. KY THUAT DIEN TU. 1st, 2016

Uploaded by

Copyright:

Available Formats

You might also like

ELE116. KY THUAT DIEN TU. 1st, 2016

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

ELE116. KY THUAT DIEN TU. 1st, 2016

Uploaded by

Copyright:

Available Formats

BỘ GIÁO DỤC VÀ ĐÀO TẠO

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ TP.HCM

Biên soạn: Ths. Nguyễn Thị Ngọc Anh

Ths. Võ Thị Bích Ngọc

1.8.2 Tế bào quang điện (Photo cell)........................................................................34

4.2 SƠ ĐỒ KHỐI CỦA OP-AMP................................................................................83

6.2.3 CÁC PHÉP TOÁN CƠ BẢN..............................................................................138

8.2.3 Dao động đơn ổn (một trạng thái bền)...........................................................208

9.7.3 Erasable Programmable ROM (EPROM)...........................................................272

NỘI DUNG MÔN HỌC

- BÀI 2: TRANSISTOR LƯỠNG CỰC BJT (BIPOLAR JUNCTION

- BÀI 3: TRANSISTOR HIỆU ỨNG TRƯỜNG FET (FIELD-EFFECT

- BÀI 4: MẠCH KHUẾCH ĐẠI THUẬT TOÁN OPAMP (OPERATIONS

- BÀI 7: HỆ TỔ HỢP (COMBINATIONAL CIRCUITS).Bài này trình bày tổng

KIẾN THỨC TIỀN ĐỀ

YÊU CẦU MÔN HỌC

CÁCH TIẾP NHẬN NỘI DUNG MÔN HỌC

PHƯƠNG PHÁP ĐÁNH GIÁ MÔN HỌC

BÀI 1: DIODE BÁN DẪN

Sau khi học xong bài này, sinh viên có thể:

- Nắm vững nguyên lý hoạt động của diode bán dẫn.

1.1 ĐẠI CƯƠNG VỀ CHẤT BÁN DẪN

Tuy nhiên cũng có khả năng khi các

thoát ly khỏi nguyên tử thành điện tử tự

Vậy: Chất bán dẫn có mật độ

Nếu đưa điện thế Vcc vào chất

1.1.2 Chất bán dẫn tạp

1.1.2.1 Chất bán dẫn tạp loại N (Negative)

Nếu pha vào chất bán dẫn Si (Ge) tinh

1.1.2.2 Chất bán dẫn loại P (Positive)

Bây giờ nếu ta pha vào chất bán dẫn

1.1.3 Chuyển động trôi và khuyếch tán của hạt dẫn

1.1.3.1 Chuyển Động Trôi (Drif)

1.1.3.2 Chuyển Động Khuyếch Tán (Diffusion)

1.2 DIODE CHỈNH LƯU

Có ký hiệu như hình 1.5b:

Ví dụ: 1N 4001 ; 1N 4007 ; 1N 5406 ; 1N 1206.

1.2.2 Phân cực diode

1.2.2.1 Phân cực ngược diode

Nối 2 cực của diode với một hiệu điện thế

Electron ở chất bán dẫn N: bị hút bởi cực

1.2.2.2 Phân cực thuận diode

Nối 2 cực của diode với một hiệu điện thế

Electron ở chất bán dẫn N: Bị nguồn (-) đẩy.

Lỗ trống ở chất bán dẫn P: bị nguồn (+) đẩy. Vcc

dàng vượt qua hàng rào điện thế.

1.2.3 Đặc tuyến Volt-Ampere của diode

biểu diễn dưới dạng phương trình sau:

ID: dòng qua diode (V)

VD: điện áp giữa hai đầu diode (V)

Iosat: dòng điệnrò ngược bão hòa (A)

q: điện tích electron = 1,6. 10-19 C

K: hằng số Boltztmann =1,38.10-23J/0K

T: nhiệt độ tuyệt đối = t0C+ 2730

- Khi diode phân cực nghịch : VD< 0

=> =>ID = - Iosat ͌rất bé

- Khi diode phân cực thuận : VD≥ 0

Hình 1.8: Đặc tuyến Volt-Ampere của diode chỉnh lưu