ЗВО: Національний університет Навчальна

«Львівська політехніка» дисципліна:

Навчальний рік: 2023/2024 Комп’ютерна
Семестр: весняний схемотехніка та
архітектура
комп’ютерних систем
Лабораторна робота №
3:
Мінімізація логічних
функцій

Кафедра систем Група: ПП-15

автоматизованого проектування Студент: Шелемих
Викладач: Стефанович Т.О. Юлія Володимирівна
Варіант: 27(7)

Мета роботи

Вивчення методів проектування комбінаційних схем в заданому базисі логічних елементів.

Теоретичні відомості

Логічні функції можна задавати різними способами.

За табличного способу задання логічна функція подається як таблиця істинності, в яку записують
всі можливі набори аргументів, і для кожного набору встановлюється значення функції як 0, або 1.
Від таблиці істинності можна перейти до алгебраїчної форми подання функції. В цій формі
зручно проводити її перетворення, наприклад, з метою мінімізації.
Мінтерм — це кон’юнкція, в яку входять всіх n вхідних змінних в прямій або інверсній формі.
Макстерм — диз’юнкція, в яку входять всіх n вхідних змінних в прямій або інверсній формі.
ДДНФ логічної функції — це диз’юнкція мінтермів, які відповідають наборам вхідних змінних,
для яких функція рівна 1.
ДКНФ логічної функції — це кон’юнкція макстермів, які відповідають наборам вхідних змінних,
для яких функція рівна 0.
ДДНФ і ДКНФ використовуються для початкового подання логічних функцій, але, як правило, ці
форми не є оптимальними для побудови комбінаційних схем. Тому шукають таку форму подання
функції, для якої вираз буде складатися з мінімальної кількості змінних. З метою мінімізації
застосовують склеювання суміжних мінтермів або макстермів. Кон’юнкції або диз’юнкції, які
отримують в результаті, мають назву імплікант. Для спрощення мінімізації застосовують карти
Карно. Для приведення мінімізованих логічних функцій до одного з базисів І-НЕ (NAND) або
АБО-НЕ (NOR) використовують теореми де Моргана.

Завдання, хід роботи, результати

1. Мінімізація функції трьох змінних.

1.1. Таблиця істинності
х2 х1
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
х0 Y
0 1
1 1
0 0
1 1
0 0
1 0
0 0
1 0
 2

1.2. Досконала диз’юнктивна нормальна форма (ДДНФ)

Y= X̅2 X̅1 X̅0 + X̅2 X̅1 X0 + X̅2 X1 X0
Логічні елементи в NI Multisim: NOT — 3; AND3 — 3; OR3 — 1

1.3. Досконала кон’юнктивна нормальна форма (ДКНФ)

Y = (X2 +X̅1+ X0 ) *( X̅2 +X1+ X0 )* (X̅2 +X1 + X̅0)*( X̅2 +X̅1 +X0)*( X̅2 +X̅1 +X̅0)
Логічні елементи в NI Multisim: NOT — 3; OR3 — 5; AND5 — 1

1.4. Схеми у NI Multisim

1.4.1. ДДНФ з Word Generator
XWG1
U1A
16 0

O
4009BCL_5V
O
U1B
O
X
4009BCL_5V
X U1C
X
31 15
4009BCL_5V
R T
U2A
Y

4073BD_5V 2.5V
U2B U3A

4073BD_5V 4075BD_5V
U2C

4073BD_5V

X2 X1 X3
A B C
 3

1.4.2. ДДНФ з Logical Converter

XLC1
U1A
AB
4009BCL_5V

U1B

4009BCL_5V
U1C

4009BCL_5V
U2A

4073BD_5V
U2B U3A

4073BD_5V 4075BD_5V
U2C

4073BD_5V

X2 X1 X3
A B C

1.4.3. ДКНФ з Word Generator

 4

XWG1
U1A
16 0

O
4009BD_5V
O
U1B
O
X 4009BD_5V
X U1C
X
31 15 4009BD_5V U3A
R T

4075BD_5V
U3B
Y
4075BD_5V
U6 2.5V
U3C

4075BD_5V
AND5
U4A

4075BD_5V
U2A

4075BD_5V

X2 X1 X0

1.4.4. ДКНФ з Logical Converter

 5

XLC1

AB U1A

4009BD_5V
U1B

4009BD_5V
U1C

4009BD_5V U3A

4075BD_5V
U3B

4075BD_5V
U6
U3C

4075BD_5V
AND5
U4A

4075BD_5V
U2A

4075BD_5V

X2 X1 X0

1.5. Мінімізація логічної функції з допомогою карт Карно

Мінімальна диз’юнктивна форма (МДФ)
х0
х 2х 1
0 1
00 1 1
01 1
11
10
Суміжні мінтерми:
 6

000 001 => 𝑥2 𝑥1

001 011 => X̅2 X0
Y = 𝑥2 𝑥1+ X̅2 X0
Логічні елементи в NI Multisim: NOT — 2; AND2 — 2; OR2 — 1

Мінімальна кон’юнктивна форма (МКФ)

х0
х 2х 1
0 1
00 1 1
01 1 1
11
10 1
Суміжні макстерми:
000 001 => 𝑥2 + 𝑥1
=> 𝑥2
010 011 => 𝑥2 + X1
101 001 => 𝑥1 + X0
Y= 𝑥2 *( 𝑥1 + X0)
Логічні елементи в NI Multisim: NOT – 2; OR2 — 1; AND2 — 1

1.6. Схеми у NI Multisim

1.6.1. МДФ з Word Generator
XWG1
16 0

O U1A

O
4009BCL_5V
O
X U1B
X
Y
X 4009BCL_5V
31 15
U2A 2.5V
R T
U3A
4081BD_5V

U2B
4071BD_5V

4081BD_5V

X2 X1 X0
1.6.2. МДФ з Logical Converter
 7

XLC1

AB U1A

4009BCL_5V

U1B

4009BCL_5V

U2A

U3A
4081BD_5V

U2B
4071BD_5V

4081BD_5V

X2 X1 X0

1.6.3. МКФ з Word Generator

 8

XWG1
16 0 U1A
O
O 4009BCL_5V

O U1B
X
X 4009BCL_5V

X
31 15 1B
R T
X1
4071BD_5V

U2C 2.5V

4081BD_5V

X2 X1 X0
A B C
1.6.4. МКФ з Logical Converter
XLC1
U1A
AB
4009BCL_5V

U1B

4009BCL_5V

1B

4071BD_5V

U2C

4081BD_5V

X2 X1 X0
A B C
 9

2. Мінімізація функції чотирьох змінних

2.1. Таблиця істинності
х3 х2 х1 х0 Y
0 0 0 0 1
0 0 0 1 0
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 0
0 1 1 0 1
0 1 1 1 0
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0

2.2. Мінімізація логічної функції з допомогою карт Карно

Мінімальна диз’юнктивна форма (МДФ)

х1х0
х 3х 2
00 01 11 10
00 0 0 0
01 0 0
11 0
10 0

0 0 0 0 0 0 0 0
0 1 0 0 0 1 0 0
1 1 0 0 0 0 1 0
1 0 0 0 0 1 1 0
𝑥1 𝑥0 𝑥3 𝑥0
 10

0 0 1 1
0 0 1 0
𝑥3 𝑥2 𝑥1

𝑌 = 𝑥1 𝑥0 + 𝑥3 𝑥0 + 𝑥3 𝑥2 𝑥1
Логічні елементи в NI Multisim: NOT-4 ; OR3 — 1;AND2-2; AND1 — 3

Мінімальна кон’юнктивна форма (МКФ)

х1х0
х 3х 2
00 01 11 10
00 1 1 1
01 1 1 1
11 1
10 1 1

1 0 0 0
1 0 1 0
𝑥3 + 𝑥2 + 𝑥0

0 0 0 0 0 0 1 0
0 1 0 0 0 1 1 0
0 0 0 1 1 1 1 0
0 1 0 1 1 0 1 0
𝑥3 + 𝑥1 𝑥1 + 𝑥0

0 0 0 0
0 1 0 0
0 0 1 0
0 1 1 0
𝑥3 + 𝑥0

𝑌 = (𝑥3 + 𝑥2 + 𝑥0 ) ⋅ (𝑥3 + 𝑥1 ) ⋅ (𝑥1 + 𝑥0 ) ⋅ (𝑥3 + 𝑥0 )

Логічні елементи в NI Multisim: NOT-4 ; OR2 — 3; OR3-1 ;AND4-1
2.3. Схеми у NI Multisim
2.3.1. МДФ з Word Generator
 11

XWG1
16 0

O
U1A
O
O 4009BD_5V
X U1B
X
X
4009BD_5V
31 15
U1C
R T
4009BD_5V

U2C

4009BD_5V
U4A
Y1
4081BD_5V
U3A U6A 5V

4081BD_5V 4075BD_5V
U5A

4073BD_5V

X3 X2 X1 X0 X3' X2' X1' X0'

2.3.2. МДФ з Logical Converter

XLC1

AB

U1A

4009BD_5V
U1B

4009BD_5V
U1C

4009BD_5V

U2C

4009BD_5V
U4A

4081BD_5V
U3A U6A

4081BD_5V 4075BD_5V
U5A

4073BD_5V

X3 X2 X1 X0 X3' X2' X1' X0'

 12

2.3.3. МКФ з Word Generator

XWG1
16 0

O
U1A
O
O 4009BD_5V
X U1B
X
X
4009BD_5V
31 15
U1C
R T
4009BD_5V

U2C

U5A
4009BD_5V

4075BD_5V Y1
U3A

U6A 5V
4071BD_5V
U4A
4082BP_5V
4071BD_5V
U8A

4071BD_5V
X3 X2 X1 X0 X3' X2' X1' X0'

2.3.4. МКФ з Logical Converter

 13

XLC1

AB U1A

4009BD_5V
U1B

4009BD_5V
U1C

4009BD_5V

U2C

U5A
4009BD_5V

4075BD_5V
U3A

U6A
4071BD_5V
U4A
4082BP_5V
4071BD_5V
U8A

4071BD_5V
X3 X2 X1 X0 X3' X2' X1' X0'

3. Приведення логічної функції чотирьох змінних до одного базису

3.1. Базис І-НЕ (NAND)
𝑌 = 𝑥1 𝑥0 + 𝑥3 𝑥0 + 𝑥3 𝑥2 𝑥1
Застосуємо теорему де Моргана.
𝑌 = 𝑥1 𝑥0 + 𝑥3 𝑥0 + 𝑥3 𝑥2 𝑥1 = 𝑌 = 𝑥1 𝑥0 ⋅ 𝑥3 𝑥2 𝑥0 ⋅ 𝑥3 𝑥3 𝑥0 ⋅ 𝑥3 𝑥2 𝑥1

3.2. Базис АБО-НЕ (NOR)

𝑌 = (𝑥3 + 𝑥2 + 𝑥0 ) ⋅ (𝑥3 + 𝑥1 ) ⋅ (𝑥1 + 𝑥0 ) ⋅ (𝑥3 + 𝑥0 )

Застосуємо теорему де Моргана.

𝑌 = (𝑥3 + 𝑥2 + 𝑥0 ) ⋅ (𝑥3 + 𝑥1 ) ⋅ (𝑥1 + 𝑥0 ) ⋅ (𝑥3 + 𝑥0 ) =
= (𝑥3 + 𝑥2 + 𝑥0 ) + (𝑥3 + 𝑥1 ) + (𝑥1 + 𝑥0 ) + (𝑥3 + 𝑥0 )
3.3. Схеми у NI Multisim
3.3.1. Базис І-НЕ (NAND) з Word Generator
 14

XWG1
16 0

O
U5A
O
O
4011BD_5V
X U5B
X
X 4011BD_5V
31 15 U5C
R T
4011BD_5V
U5D

4011BD_5V U7D
X1
4011BD_5V
U2D U1A 2.5V

4011BD_5V 4023BT_5V
U9A

4023BT_5V

X3 X2 X1 X0 X3' X2' X1' X0'

3.3.2. Базис І-НЕ (NAND) з Logic Converter

XLC1

AB
U5A

4011BD_5V
U5B

4011BD_5V
U5C

4011BD_5V
U5D

4011BD_5V U7D

4011BD_5V
U2D U1A

4011BD_5V 4023BT_5V
U9A

4023BT_5V

X3 X2 X1 X0 X3' X2' X1' X0'

 15

3.3.3. Базис АБО-НЕ (NOR) з Word Generator

XWG1
16 0

O
U6A
O
O
4001BD_5V
X U6B
X
X 4001BD_5V
31 15 U6C
R T

4001BD_5V
U6D

4001BD_5V U1A

4001BD_5V X1
U1B
U7A 5V

4001BD_5V
U2B
4002BD_5V

4001BD_5V
U8A

4025BD_5V
X3 X2 X1 X0 X3' X2' X1' X0'

3.3.4. Базис АБО-НЕ (NOR) з Logic Converter

XLC1

AB U6A

4001BD_5V
U6B

4001BD_5V
U6C

4001BD_5V
U6D

4001BD_5V U1A

4001BD_5V
U1B
U7A

4001BD_5V
U2B
4002BD_5V

4001BD_5V
U8A

4025BD_5V
X3 X2 X1 X0 X3' X2' X1' X0'
 16

3.4. Схеми у NI Multisim на базі мікросхем 4000 серії

3.4.1. Базис І-НЕ (NAND) з Word Generator
XWG1 VDD
16 0
5.0V
O
U6
O VDD
1A 1Y
O 1B
2A 2Y
2B
X 3A 3Y
3B
4A 4Y
X 4B VDD
VSS
X VSS U8 5.0V
4011BP_5V NC1 VDD
31 15
0.0V NC2
R T 1A
1B 1Y
1C
1D
2A
2B 2Y
2C
2D

VSS

4012BP_5V
U5
VDD
1A 1Y
1B
2A 2Y
2B
3A 3Y
3B
4A 4Y
4B
VSS
X1
4011BP_5V U7
1A VDD
1B 1Y 5V
1C
2A
2B 2Y
2C
3A
3B 3Y
3C
X3 X2 X1 X0 X3' X2' X1' X0' VSS

VSS 4023BP_5V
0.0V

3.4.2. Базис І-НЕ (NAND) з Logic Converter

XLC1

AB

VDD
5.0V
U6
VDD
1A 1Y
1B
2A 2Y
2B
3A 3Y
3B
4A 4Y
4B VDD
VSS
VSS U8 5.0V
4011BP_5V NC1 VDD
0.0V NC2
1A
1B 1Y
1C
1D
2A
2B 2Y
2C
2D
VSS

4012BP_5V
U5
VDD
1A 1Y
1B
2A 2Y
2B
3A 3Y
3B
4A 4Y
4B
VSS

4011BP_5V U7
1A VDD
1B 1Y
1C
2A
2B 2Y
2C
3A
3B 3Y
3C
X3 X2 X1 X0 X3' X2' X1' X0' VSS

VSS 4023BP_5V
0.0V
 17

3.4.3. Базис І-НЕ (NOR) з Word Generator

VDD
XWG1
16 0
5.0V
O
U2
O VDD
1A 1Y
O 1B
2A 2Y VDD
2B
X 3A 3Y 5.0V
3B
4A 4Y
X 4B
VSS VSS U4
X NC1 VDD
4001BP_5V NC2
31 15 0.0V 1A
R T 1B 1Y X1
1C
1D
2A
2B 2Y U3 5V
2C
2D 1A VDD
1B 1Y
VSS 1C
2A
4002BP_5V 2B 2Y
2C
U5 3A
3B 3Y
VDD 3C
1A 1Y VSS
1B
2A 2Y 4025BP_5V
2B
3A 3Y
3B
4A 4Y
4B
VSS

4001BP_5V

VSS

0.0V

X3 X2 X1 X0 X3' X2' X1' X0'

3.4.4. Базис І-АБО (NOR) з Logic Converter

XLC1

AB

VDD
5.0V

U2
VDD
1A 1Y
1B
2A 2Y VDD
2B
3A 3Y 5.0V
3B
4A 4Y
4B
VSS VSS U4
4001BP_5V NC1 VDD
0.0V NC2
1A
1B 1Y
1C
1D
2A
2B 2Y U3
2C
2D 1A VDD
1B 1Y
VSS 1C
2A
4002BP_5V 2B 2Y
2C
U5 3A
3B 3Y
VDD 3C
1A 1Y VSS
1B
2A 2Y 4025BP_5V
2B
3A 3Y
3B
4A 4Y
4B
VSS

4001BP_5V

VSS

0.0V

X3 X2 X1 X0 X3' X2' X1' X0'

 18

Висновки

У лабораторній роботі я вивчив методи проектування комбінаційних схем в заданому базисі

логічних елементів.