Machine Translated by Google

Tạp chí Quốc tế về Kỹ thuật Khoa học Ứng dụng và Công nghệ, 2020 Tập. 5, Số 4, ISSN số 2455-2143, Trang
319-322

Được xuất bản trực tuyến vào tháng 8 năm 2020 trên IJEAST (http://www.ijeast.com)

MANG THEO HIỆU SUẤT CAO CÔNG SUẤT THẤP

BỎ QUA ĐỊA CHỈ: ĐÁNH GIÁ

latika Pawan K. Dahiya

M.Tech ECE (Thiết kế VLSI) Giáo sư

Khoa Điện tử và Truyền thông, Khoa Điện tử và Truyền thông,

DCRUST, Murthal, Haryana, Ấn Độ DCRUST, Murthal, Haryana, Ấn Độ

do RCA đưa ra, nhưng mức tiêu thụ điện năng và diện tích của nó là
Tóm tắt: Độ trễ của bộ cộng gợn sóng được nâng cấp bằng cách sử
tương tự như RCA. CSKA gây được sự chú ý rộng rãi vì hiệu quả tính
dụng bộ cộng bỏ qua nhớ (CSKA) với nỗ lực ít hơn nhiều so với các
toán cao và độ trễ ngắn. Ngoài ra, do số lượng bóng bán dẫn ít, bộ
bộ cộng khác vì nó có sản phẩm có độ trễ công suất thấp. Nó chứa
cộng bỏ qua mang có chiều dài dây dẫn rất ngắn và cũng có cách bố trí
các khối bổ sung đầy đủ
đơn giản.
được kết hợp với nhau và sự kết hợp của chúng thường ảnh hưởng đến
tốc độ chung của CSKA. Các bộ cộng bỏ qua mang được tổng hợp bằng
Đóng góp của bài báo như sau:
các kỹ thuật khác nhau sẽ được xem xét trong bài báo này. Đối với
logic bỏ qua, chúng ta có thể sử dụng các cổng ghép AND-OR Invert • Các loại bộ bổ sung bỏ qua mang theo khác nhau được xem xét.

(AOI) hoặc đơn giản là chúng ta có thể sử dụng bộ ghép kênh. • Các logic bỏ qua mang khác nhau được so sánh bằng cách đề
cập rõ ràng đến ưu điểm và nhược điểm của chúng.

TÔI. GIỚI THIỆU

Phần còn lại của bài báo được tổ chức như sau:
Khi nhu cầu về các thiết bị điện tử di động không ngừng tăng lên,
Trong phần I, trình bày giới thiệu về bộ cộng bỏ qua mang và một số
cần có các mạch VLSI tiết kiệm điện để đáp ứng nhu cầu. Để tính
bộ cộng khác. Trong phần II, khảo sát tài liệu được trình bày. Phần
toán nhanh hơn, các thiết bị này nên sử dụng mạch tiêu thụ điện
III bao gồm những hạn chế của hệ thống hiện tại. Ở phần IV có so
năng thấp và ít diện tích hơn cũng có tốc độ tốt hơn. Bộ cộng là
sánh và thảo luận. Phần V là kết luận của bài báo.
thành phần rất cơ bản của bộ xử lý vì phép cộng là thành phần cơ bản

phép toán số học. Bộ cộng là các khối cơ bản trong ALU. Đã có một II. KHẢO SÁT VĂN HỌC
số công việc được thực hiện để tối ưu hóa sức mạnh và tốc độ của
CSKA sẽ được đề cập sau trong bài viết này. Cần phải có tốc độ tốt Các thiết bị điện tử nhỏ đã trở thành một phần thiết yếu trong cuộc
hơn với mức tiêu tán năng lượng tối thiểu và điều đó đặt ra một sống của con người. Các thiết bị có tốc độ rất cao và tiêu thụ ít
thách thức đối với các nhà thiết kế VLSI. năng lượng hơn đang có nhu cầu cao. Vấn đề chính khi thiết kế các
đơn vị số học tốc độ cao là làm giảm thời gian cho phép truyền tải
trong các bộ cộng. Nhiều giải pháp đã được đề xuất cho vấn đề này.
Một kỹ thuật rất hiệu quả để giảm bớt sự tiêu tán năng lượng của
Một trong số đó là sử dụng bộ cộng bỏ qua thay vì bất kỳ bộ cộng
mạch điện là giảm điện áp nguồn. Và bởi vì năng lượng chuyển mạch
nào khác vì nó tạo thành thành phần cơ bản có trong bất kỳ bộ xử lý
phụ thuộc rất nhiều vào điện áp nên mức tiêu thụ điện năng sẽ giảm
nào.
đi một cách hiệu quả. Hiện tại, chúng tôi có nhiều bộ cộng có độ
trễ và mức tiêu thụ điện năng khác nhau. Ví dụ: RCA (bộ cộng mang
gợn), CIA (bộ cộng tăng mang), bộ cộng bỏ qua mang (CSKA) và bộ 2.1 Mang theo Skip Adder bằng cách sử dụng khối bộ cộng đầy đủ
cộng tiền tố song song (PPA) (Islam, Rahman, Begum và
Bộ cộng bỏ qua (CSKA) được đề xuất lần đầu tiên bởi Lehman et al.
(1961). Tốc độ của nó được cho là cao hơn RCA thông thường. Một số
Hafiz, 2009). Đơn giản nhất trong số đó là RCA vì nó có diện tích
chương trình được triển khai để thực hiện việc giảm thiểu độ trễ
nhỏ nhất và mức tiêu tán năng lượng ít nhất nhưng lại có độ trễ cao
trong bộ cộng bỏ qua số mang. Các thuật toán được trình bày bằng
nhất. Sau đó là Carry Select Adder có công suất tiêu tán, tốc độ
ngôn ngữ T.
và diện tích sử dụng lớn hơn một chút so với RCA. Bộ cộng nhìn về
CSKA chứa các khối cộng đầy đủ được kết hợp với nhau, ảnh hưởng đến
phía trước mang lại tốc độ mang nhanh hơn tất cả các bộ cộng khác.
tốc độ chung của CSKA (Chan, Schlag, Thomborson và Oklobdzija,
Bộ cộng bỏ qua mang theo là một bộ cộng thành thạo khi nói đến việc
1992). Bài viết cấu hình các bộ cộng CSKA và CSLA để đạt được độ
sử dụng diện tích và mức tiêu thụ điện năng. Nó làm tăng tốc độ
trễ tối thiểu.
cộng bằng cách truyền một bit nhớ xung quanh toàn bộ bộ cộng. Độ
trễ do CSKA đưa ra nhỏ hơn nhiều so với

319
Machine Translated by Google
Tạp chí Quốc tế về Kỹ thuật Khoa học Ứng dụng và Công nghệ, 2020 Tập. 5, Số 4, ISSN số 2455-2143, Trang
319-322
Được xuất bản trực tuyến vào tháng 8 năm 2020 trên IJEAST (http://www.ijeast.com)
Nhiều chiến lược đã được đề xuất theo thời gian để giảm thiểu độ
trễ của các bộ cộng đầy đủ trong khối. (Câu chuyện và Deshmukh,
2018).
2.2 Carry Skip Adder sử dụng sơ đồ nối và tăng dần
M. Bahadori và cộng sự. (Bahadori, Kamal, Afzali, Pedram, 2016) đại diện
cho cấu trúc của CMOS CSKA có mức tiêu thụ năng lượng thấp hơn và tốc độ
cao hơn so với cấu trúc thông thường. Ở đây, logic bỏ qua mang đạt được
bằng cách sử dụng các cổng phức hợp OR-AND-Invert (OAI) và AND-OR-Invert
(AOI) thay vì logic bộ ghép kênh. Tốc độ cũng được nâng cao bằng cách
sử dụng các sơ đồ nối và tăng dần.
2.3 Carry Skip Adder sử dụng bộ cộng đầy đủ hiệu quả
Trong hầu hết các ứng dụng VLSI, độ trễ, công suất và diện tích là
những điểm quan trọng nhất cần được xem xét.
Điều này có thể đạt được bằng cách có một bộ cộng nhanh. Việc so sánh
đã được thực hiện giữa các bộ cộng khác nhau, trong đó người ta thấy
rằng bộ cộng Carry-skip tiêu hao nhiều năng lượng hơn và tiêu tốn nhiều
diện tích hơn khi so sánh với RCA nhưng có độ trễ ít hơn. Vì vậy, vấn
đề về công suất và diện tích được khắc phục bằng cách sử dụng bộ cộng
đầy đủ hiệu quả trong bài báo của SK
Shirakol và cộng sự. (Shirakol, Kulkami, Akash, Parvati, 2014)
2.4 Bộ cộng bỏ qua mang sử dụng Logic Transistor
PP Patil và cộng sự. (Patil và Hatkar, 2016) đã trình bày một
phương pháp để cải thiện hiệu suất tốc độ tổng thể của CSKA, trong
đó kỹ thuật tối ưu hóa được sử dụng trong
trường hợp kích thước khối không đổi. Kỹ thuật tối ưu hóa được sử
dụng ở đây là logic bóng bán dẫn thông qua. Khi so sánh, Pass
Transistor Logic tiêu thụ ít điện năng hơn kỹ thuật CMOS. Ngoài
ra, kỹ thuật PTL còn tốt hơn trong trường hợp có sự thay đổi điện
áp cung cấp so với kỹ thuật CMOS. Nếu nhiệt độ thay đổi, kỹ thuật
PTL lại cho Sản phẩm trễ điện (PDP) tốt hơn kỹ thuật CMOS.
Hình 1. Cổng AND sử dụng Pass Transistor Logic
2.5 Bộ cộng bỏ qua mang sử dụng logic đảo ngược
Logic đảo ngược rất quan trọng trong nhiều lĩnh vực khác nhau như
thiết kế công suất thấp sử dụng CMOS, DSP (tín hiệu số
320
xử lý), v.v. Một ưu điểm khác của việc sử dụng logic đảo ngược là
nó không tiêu tán nhiệt vì nó chỉ thực hiện các chức năng có liên
kết một-một giữa đầu ra và đầu vào.
AK Biswas và cộng sự. (Biswas, Hasan, Hasan, Chowdhury và Babu,
2008) đã thiết kế bộ cộng BCD và bộ cộng BCD có hoạt động bỏ qua
sử dụng logic đảo ngược.
Hơn nữa, các thiết kế được sửa đổi sẽ tốt hơn về độ trễ, diện tích
cần thiết và số lượng rác thải được tạo ra.
MS Hồi giáo và cộng sự. (Islam, Rahman, Begum, Hafiz, 2009) đã
thiết kế bộ cộng bỏ qua mang có khả năng chịu lỗi bằng cách sử
dụng logic thuận nghịch. Thiết kế ở đây được tối ưu hóa về số lượng
cổng, đầu ra rác và độ phức tạp của phần cứng.
Y. Pang và cộng sự. (Pang, Wang và Wang, 2012) đã thiết kế một CSKA
khác có đầu vào 16 bit được phác thảo bằng logic đảo ngược. Nó hóa
ra lại có lợi vì độ trễ thấp và tiêu tán điện năng thấp.
2.6 Bộ cộng bỏ qua giai đoạn biến đổi
Một CSKA sử dụng công nghệ CMOS 90nm được mô phỏng.
Ở đây, bộ cộng có 7 giai đoạn và được thiết kế trên Cadence
Virtuoso. Cấu hình CSKA giai đoạn thay đổi và giai đoạn cố định
được phân tích và CSKA giai đoạn biến đổi tốc độ cao 16 bit được
đề xuất trong đó giai đoạn đầu tiên và giai đoạn cuối cùng có 1
bit mỗi giai đoạn và kích thước của giai đoạn tăng lên cho đến khi
chúng ta đạt đến giai đoạn giữa (giai đoạn lớn nhất). Trong đó,
giai đoạn giữa ở đây được gọi là giai đoạn hạt nhân. Cấu trúc đề
xuất giúp giảm mức tiêu thụ điện năng 8% và độ trễ 61,75%. Điều
này đã được đề xuất bởi A. Arora et al. (Arora và Niranjan, 2017).
I. Singh và cộng sự. (Singh và Dhingra, 2015) đã thiết kế một CSKA
khác và triển khai nó trên Cadence Virtuoso ở các giai đoạn 2, 8,
32 bit. Một so sánh được hiển thị giữa CSKA có đầu vào 8 bit và
RCA có đầu vào 8 bit về độ trễ và công suất tiêu tán. Công suất
tiêu tán của CSKA lớn hơn RCA trong khi độ trễ ít hơn.
Một CSKA hiệu quả khác được thiết kế bởi R. Abhinaya et al.
(Abhinaya, Gayathri, Atchaya, Kumar và Balaji, 2019) sử dụng công
cụ tanner eda và phần mềm Xilinx và kết quả
được so sánh.
III. HỆ THỐNG HIỆN CÓ
CSKA thông thường
Bộ cộng bỏ qua mang theo tóm tắt sự so sánh giữa CSLA và RCA. CSKA
chia nhỏ các từ được thêm vào các khối. Tất cả các khối đều có một
RCA tạo ra giá trị mang và tổng. Do tính toán mang, CSKA giảm thiểu
độ trễ bằng cách bỏ qua nhóm các giai đoạn Full Adder.
• Khi tất cả các bit của tất cả các đầu vào đều không giống nhau,
Ai#Bi, chúng tôi không cần phải tính toán ước tính mới
về mức mang cho cùng một khối đó, mức mang đầu vào của
Machine Translated by Google

Tạp chí Quốc tế về Kỹ thuật Khoa học Ứng dụng và Công nghệ, 2020 Tập. 5, Số 4, ISSN số 2455-2143,
Trang 319-322
Được xuất bản trực tuyến vào tháng 8 năm 2020 trên IJEAST (http://www.ijeast.com)

khối đó được gửi thẳng đến khối tiếp theo. Bahadori và cộng sự. (Bahadori, Kamal, Afzali, Pedram, 2016)
và logic bóng bán dẫn thông qua được sử dụng bởi PP Patil et
• Mang thường được truyền đến đầu ra của khối khi đầu vào đều al. (Patil và Hatkar, 2016) cho đến nay là những kỹ thuật tốt
bằng 1, tức là Bi=1 và Ai=1. nhất để giảm cả mức tiêu hao năng lượng và độ trễ.

Tác giả Được phát hành công nghệ Thông số Công Chút
• Ngoài ra, việc mang theo không được tạo ra khi đầu vào được
0. S Vào năm gy được sử suất Bởi vì S

dụng (nm) tiêu thụ

Đó là khi chúng tôi sử dụng CSKA để phát hiện bit mang đầu vào
ion (µW) và (ps)
để có thể bỏ qua khối. MỘT. 2017 90 0,00707 35,2 16
Arora
Hình 2. thể hiện kiến trúc sơ đồ của bộ cộng Carry-skip 8 bit.
M. 2016 45 - - -

các mối đe dọa

HOẶC

P. P. 2016 32 4 102. số 8

Patil 12
TÔI. Đó là năm 2015 103,6 8 ĐÓ

Singh
K. 130 786 12,9 32
Chirca
SK 2014 0,73 0,04 16
Shirk 1
ôi

TRONG. PHẦN KẾT LUẬN

Khi so sánh Carry Skip Adder với các bộ cộng khác, chẳng hạn

Hình 2. Khối kiến trúc của CSKA 8 bit như Ripple Carry Adder, nó sẽ tiêu thụ nhiều năng lượng hơn và
nhiều diện tích hơn. Nhưng độ trễ luôn ít hơn so với Ripple

Hoạt động bỏ qua CSKA được thực hiện bằng cách sử dụng bộ ghép Carry Adder. Do đó, để khắc phục những hạn chế này, mạch thông

kênh và cổng AND như trong hình 1. Do đó, mỗi giai đoạn trong thường của Carry Skip Adder được sửa đổi một chút bằng cách sử

cấu trúc này bao gồm một khối RCA và logic bỏ qua. dụng các kỹ thuật khác nhau và trình bày sự so sánh của chúng.

CSKA có thể được thực thi bằng cách sử dụng cấu trúc Kích thước VI. NHÌN NHẬN
giai đoạn cố định (FSS) và cả cấu trúc Kích thước giai đoạn thay
đổi (VSS) nhưng tốc độ cao nhất đạt được bằng cách sử dụng cấu Các tác giả xin cảm ơn Khoa Kỹ thuật Điện tử và Truyền thông,
trúc VSS (Alioto và Palumbo, 2003) (Turrini, 1989). DCRUST, Haryana đã cung cấp cơ sở nghiên cứu.

Trong hệ thống hiện tại, logic bỏ qua được triển khai bằng cách
sử dụng bộ ghép kênh và cổng AND. Những bộ ghép kênh này có số
VII. NGƯỜI GIỚI THIỆU
lượng lớn bóng bán dẫn gây ra độ trễ. Ngoài ra, các hệ thống
này có phạm vi bao phủ diện rộng vì chúng được triển khai bằng
[1] Tale R. và Deshmukh RM (2018), Phân tích Bộ bổ sung bỏ qua
công nghệ CMOS 90 nm hoặc 180 nm.
tốc độ cao công suất thấp: Đánh giá trong
IV. THẢO LUẬN VÀ PHẠM VI TƯƠNG LAI Tạp chí quốc tế về nghiên cứu khoa học ứng dụng và công nghệ
kỹ thuật, tập. 6, (trang 4646-4650)
Trong bài báo này, các phương pháp khác nhau để cải thiện độ trễ và giảm
[2] Lehman M. và Burla N. (1961), Kỹ thuật bỏ qua để truyền
mức tiêu thụ điện năng của bộ cộng bỏ qua mang được thảo luận.
tải tốc độ cao trong các đơn vị số học nhị phân, trong
IRE Trans. Điện tử. Máy tính, tập. EC-10, (trang 691-698)

Kết quả là khác nhau đối với các giấy tờ khác nhau.
Đôi khi, khi mức tiêu thụ điện năng thấp, độ trễ cao. Và đôi
khi, khi độ trễ thấp thì mức tiêu thụ điện năng sẽ cao. Vì vậy,
để kết luận, chúng ta có thể nói rằng các sơ đồ tăng dần và
ghép nối được sử dụng bởi M.
[3] Chan P., Schlag M., Thomborson C., và Oklobdzija
V. (1992), Tối ưu hóa độ trễ của các bộ cộng mang-bỏ qua và
chặn các bộ cộng nhìn trước bằng cách sử dụng lập trình động
đa chiều, trong IEEE Trans. Máy tính, tập. 41.

321
Machine Translated by Google
Tạp chí Quốc tế về Kỹ thuật Khoa học Ứng dụng và Công nghệ, 2020 Tập. 5, Số 4, ISSN số 2455-2143,
Trang 319-322
Được xuất bản trực tuyến vào tháng 8 năm 2020 trên IJEAST (http://www.ijeast.com)
[4] Majerski S. (1967), Về việc xác định sự phân bố tối ưu của
số lần mang trong bộ cộng, trong IRE Trans.
Điện tử. Máy tính, tập. EC-16.
[5] Bahadori M., Kamal M., Afzali-Kusha A. và Pedram
M. (2016), Bộ bổ sung mang theo tốc độ cao và tiết kiệm năng
lượng hoạt động trong nhiều mức điện áp cung cấp, trong các giao
dịch của IEEE trên các hệ thống tích hợp quy mô rất lớn (VLSI),
tập. 24, (trang 421-433).
[6] Shirakol SK, Kulkarni AS, Akash AF,
Amminabhavi NN và Parvati A. (2014), Thiết kế và triển khai Bộ cộng bỏ
qua 16 bit sử dụng Bộ cộng đầy đủ hiệu suất cao, năng lượng thấp hiệu
quả, trong Hội nghị quốc tế về nghiên cứu mới nổi trong máy tính, thông
tin và ứng dụng, (trang 782-790 ).
Giao tiếp
[7] Patil PP và Hatkar AA (2016), Phân tích so sánh 8 bit Carry
Skip Adder sử dụng kỹ thuật CMOS và PTL với MOSFET thông thường
ở chế độ 32 nanomet, trong Hội nghị quốc tế lần thứ 1 của IEEE
về Điện tử công suất, Điều khiển thông minh và Hệ thống năng
lượng (ICPEICES) , Delhi, (trang 1-5).
[9] Hồi giáo MS, Rahman MM, Begum Z. và Hafiz M.
Z. (2009), Tổng hợp logic thuận nghịch có khả năng chịu lỗi: Các
bộ cộng nhìn về phía trước và bỏ qua mang theo, trong Hội nghị
quốc tế về những tiến bộ trong công cụ tính toán cho các ứng
dụng kỹ thuật, Zouk Mosbeh, (trang 396-401)
[8] Biswas AK, Hasan MM, Hasan M., Chowdhury A.
R. và Babu HMH (2008), Một cách tiếp cận mới để thiết kế bộ cộng
BCD và bộ cộng BCD bỏ qua, trong Hội nghị quốc tế lần thứ 21 về
thiết kế VLSI, Hyderabad, (trang 566-571).
[10] Pang Y., Wang J. và Wang S. (2012), Bộ cộng bỏ qua 16 bit
được thiết kế bằng logic thuận nghịch, trong Hội nghị quốc tế
lần thứ 5 về Kỹ thuật y sinh và tin học, Trùng Khánh, (trang
1332-1335).
322
[11] Wey, I-Chyn, Ho CC, Lin YS, Peng CC (2012), Một thiết kế bộ
cộng chọn mang hiệu quả về mặt diện tích bằng cách chia sẻ thuật
ngữ logic Boolean chung, trong Proc. IMECS 10 (trang 1-4).
[12] Manju S. và Sornagopal V. (2013), Kiến trúc SQRT hiệu quả
của thiết kế bộ cộng Carry Select bằng logic Boolean chung,
trong Hội nghị quốc tế về các xu hướng mới nổi trong VLSI, Hệ
thống nhúng, Hệ thống điện tử và viễn thông nano (ICEVENT),
Tiruvannamalai , (trang 1-5).
[13] Arora A. và Niranjan V. (2017), Bộ cộng bỏ qua giai đoạn
biến đổi và tốc độ cao 16 bit mới, trong Hội nghị quốc tế lần
thứ 3 về Công nghệ truyền thông và trí tuệ tính toán (CICT),
Ghaziabad, (trang 1-
4).
[14] Singh I. và Dhingra M. (2015), Thiết kế và triển khai Bộ
cộng bỏ qua 32-bit sử dụng CMOS Logic trong Virtuoso, Cadence,
trên Tạp chí quốc tế về Hệ thống truyền thông và thiết kế hệ
thống VLSI, tập. 03, (trang 1116-1121)
[15] Abhinaya R., Gayathri S., Atchaya S., Kumar GH và Balaji GN (2019),
Bộ bổ sung bỏ qua mang theo hiệu quả năng lượng dựa trên công nghệ CMOS
125nm tĩnh trên Tạp chí quốc tế về nghiên cứu đổi mới về khoa học & công
nghệ, tập. 5, (trang 32-36)
[16] Alioto M., Palumbo G. (2003), Một chiến lược đơn giản để
thiết kế tối ưu hóa các bộ cộng chuyển tiếp một cấp, trong IEEE
Trans. Hệ thống mạch Tôi Fundam. Ứng dụng lý thuyết, tập. 50,
(trang 141-148).
[17] Turrini S. (1989), Phân phối nhóm tối ưu trong các bộ cộng
bỏ qua, trong Proc. Hội nghị IEEE lần thứ 9 Máy tính. Số học,
(trang 96-103)
[18] Chirca K., Schulte M., Glossner J., Wang H., Mamidi
S. (2004), Bộ cộng bỏ qua 32-bit hiệu suất cao, năng lượng thấp
tĩnh, trong Hội nghị chuyên đề Euromicro về Thiết kế hệ thống kỹ
thuật số, DSD, Rennes, Pháp, (trang 615-619).