Digital_mid53

หน้ าที่ 1/13
ชื่อ – นามสกุล ............................................................................. รหัสนักศึกษา ............................ ตอนที่ ...............

1.1 (40 คะแนน) จงบอกค่าในฐานสิบ ของสัญลักษณ์ฐานสองขนาด 4 บิต ซึง่ ใช้ แทนเลขต่อไปนี ้
Code Binary Signed 1’s Compliment 2’s Compliment

magnitude
0100
1010
1000
1110
1.2 (60 คะแนน) จากวงจร Comparator ขนาด 4 บิตดังรูป จงอธิบายความหมายของ Overflow และเงื่อนไขการเกิด
ของ V, N และ Z flag และผลลัพธ์ของการเปรี ยบเทียบ (x=y x<y หรื อ x>y) จาก flag ทัง้ 3 ตัว
................................................................................................................................................................................
................................................................................................................................................................................
................................................................................................................................................................................
ผลลัพธ์
V N Z Result (x=y, x>y, or x<y)
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
112341 Digital Circuit and Logic Design - 2/2553 Midterm Exam by RSK, NCH, KTS
(นักศึกษาสามารถเขียนในกระดาษคาตอบหน้ าหลังได้ )
หน้ าที่ 2/13
2.1 (30 คะแนน) จงเขียน LUT Structure สาหรับ FPGA ของฟั งก์ชนั f(a,b,c) = ab’+ ac + bc’
2.2 (30 คะแนน) จงอธิบายความหมายของ Propagation delay, Contamination delay และ Glitch
................................................................................................................................................................................
................................................................................................................................................................................
................................................................................................................................................................................
................................................................................................................................................................................
................................................................................................................................................................................
................................................................................................................................................................................
2.3 (40 คะแนน) จากวงจร CMOS ดังรูป จงเขียนสมการของเอาต์พตุ y
Y=
หน้ าที่ 3/13
3. (100 คะแนน) จงลดรูปฟังค์ชนั f(x1,x2,x3,x4) = Σ m(0,2,8,9,10,15)+D(1,3,6,7) ให้ เป็ น SOP ที่มี cost ต่าที่สดุ โดยใช้
วิธีการ Kanaugh Map พร้ อมทังวาดผั
้ งวงจร (Schematic)
หน้ าที่ 4/13
4. (100 คะแนน) จงใช้ วิธี Tabular (QM methode) ลดรูป f(x1,x2,x3,x4) = Σm(0,3,4,5,7,9,11)+D(8,12,13,14) ให้ เป็ น
SOP ที่มี cost ต่าที่สดุ พร้ อมทังวาดผั
้ งวงจร (Schematic)
หน้ าที่ 5/13
5. (รวม 100 คะแนน)
รูปที่ 5-1
5.1) (10 คะแนน) จากรูปที่ 5-1 มีความหมายว่าอย่างไร มีกฏเกณฑ์อะไรหรื อไม่อธิบาย
5.2) (10 คะแนน) Type of chips มีอะไรบ้ าง พร้ อมอธิบาย
หน้ าที่ 6/13
5.3) (10 คะแนน) จงเขียน The Basic Design Loop Diagram
หน้ าที่ 7/13
5.4) (30คะแนน) Use Boolean algebra to show that the expressions below are true.
a) w'z' + w'xy + wx'z + wxyz = w'z' + xyz + wx'y'z + wyz
b) xy'z' + x' + xyz' = x' + z'
c) xiyi + ci(xi + yi) = xiyici + xiyici' + xiyi'ci + xi'yici
หน้ าที่ 8/13
5.5) (40 คะแนน) Design the least number of gates circuit with output F1 and F0 , inputs X1, X0, Y1, and Y0. Let
X = X1 X0 be a number, where the four possible values of X , namely, 00,01,10, and 11, represent the four
numbers 0,1, 2, and 3, respectively. Similarly, let Y = Y1Y0 represent another number with the same four
possible values. The output F1 F0 binary number that represents the count of the number of even numbers in
the inputs number X and Y. For example, if the number X = 1 and number Y = 2, then the output F1 F0=01 ,
if the number X = 2 and number Y = 2, then the output F1 F0=10, etc. . Show truth table, final output equation,
gates circuit, and CMOS circuit. (use only Boolean algebra to minimize equation)
หน้ าที่ 9/13
6. (รวม 100 คะแนน)
6.1) (20 คะแนน) จากรูปที่ 6-1 จงเขียน Behavioral VHDL Code ของ 74381 ALU
หน้ าที่ 10/13
6.2) (20 คะแนน) จากรูปที่ 6-2 จงออกแบบวงจรโดยใช้ 2-input Multiplex ร่วมกับ logic gates ใดๆ โดยให้ y
เป็ น expansion variable
หน้ าที่ 11/13
6.3) (รวม 60 คะแนน)
UO
SO
a)
b)
c)
a) แสดง Block Diagram ของ ALU
b)แสดง Block Diagram ภายใน ALU
c) แสดง truth table Block Diagram ภายใน ALU
6.3.1) (20 คะแนน) จากรูป 6-3b) แสดง Logic Extender (LE) Block , Arithmetic Extender (AE) Block,
Carry Extender (CE) Block, และ 1 bit Full Adder (FA) Block โดย LE, AE, และ CE Block มี
Truth table ตามรูปที่ 6-3c) จงออกแบบและลดรูปวงจรเกทในแต่ละ Block ได้ แก่ LE, AE, CE,
และ FA ให้ สาเร็ จ (Hint: truth table ในรู ป6.3c) ต้องนําไปคิ ดขยายเป็ นของ แต่ละ Block อีกที
หน้ าที่ 12/13
ตัวแปรในการลดรู ปอาจจะมี 4-5 ตัวแปรก็ได้)
6.3.2) (20 คะแนน) จากข้ อ 6.3.1) จงเขียน Behavioral VHDL code ของ LE, AE, CE, และ FA Block
6.3.3) (20 คะแนน) VHDL Code จากข้ อ 6.3.2) ได้ ถกู ประกาศอยูใ่ น package ชื่อ myalu_package จงเขียน
Structural VHDL Code ของ ALU จากรูป 6-3 a-c)
หน้ าที่ 13/13

Digital_mid53

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Digital_mid53

Uploaded by

Copyright:

Available Formats

หน้ าที่ 1/13

ชื่อ – นามสกุล ............................................................................. รหัสนักศึกษา ............................ ตอนที่ ...............

Code Binary Signed 1’s Compliment 2’s Compliment

2.3 (40 คะแนน) จากวงจร CMOS ดังรูป จงเขียนสมการของเอาต์พตุ y

5.1) (10 คะแนน) จากรูปที่ 5-1 มีความหมายว่าอย่างไร มีกฏเกณฑ์อะไรหรื อไม่อธิบาย

5.2) (10 คะแนน) Type of chips มีอะไรบ้ าง พร้ อมอธิบาย

You might also like