Professional Documents
Culture Documents
Chi Tiết PLL100
Chi Tiết PLL100
Ngày:29/6/2024
BÀI THỰC TẬP: PHASE LOCK LOOP (Thiết bị:PLL100)
NHÓM:03/01CLC LỚP:21161CLVT2A
MSSV HỌ VÀ TÊN GHI CHÚ
21161372 Nguyễn Văn Tính
I. Sơ đồ khối và phân tích hoạt động của thiết bị
1
Sơ đồ chân Sơ đồ khối
Nhiệm vụ:
-So sánh pha: So sánh pha của tín hiệu đầu vào với pha của tín hiệu từ VCO.
-Điều khiển VCO: Tín hiệu điện áp từ bộ so sánh pha được lọc và sử dụng để điều
khiển tần số đầu ra của VCO.
-Tạo tín hiệu dao động: Tạo ra tín hiệu dao động có tần số phụ thuộc vào điện áp đầu
vào từ bộ so sánh pha.
-Giải điều chế tín hiệu: Cung cấp đầu ra giải điều chế, là tín hiệu đã được điều chỉnh để
đồng bộ với tín hiệu đầu vào tham chiếu.
-Duy trì khóa pha: Duy trì sự đồng bộ hóa pha giữa tín hiệu đầu vào và tín hiệu đầu ra
của VCO, đảm bảo rằng hệ thống PLL100 hoạt động ổn định và hiệu quả.
Chức năng từng chân: gồm 14 chân
-Phase Detector (Bộ phát hiện pha): So sánh pha của tín hiệu đầu vào (chân 2 và
3) với tín hiệu từ VCO (chân 4).
-VCO (Voltage-Controlled Oscillator): Tạo tín hiệu dao động với tần số phụ
thuộc vào điện áp đầu vào.
+Chân 4 (VCO Output): Tín hiệu đầu ra từ VCO.
+ Chân 8 và 9: Kết nối với điện trở R1 và tụ điện C1 ngoài để thiết lập tần số
của VCO.
+Chân 5: Đầu vào tín hiệu từ VCO cho bộ so sánh pha.
-Amplifier (Bộ khuếch đại): Khuếch đại tín hiệu điện áp từ bộ phát hiện pha
trước khi đưa vào bộ lọc thông thấp và tạo ra tín hiệu đầu ra giải điều chế.
+Chân 6 (Reference Output): Đầu ra tham chiếu từ bộ khuếch đại.
+Chân 7 (Demodulated Output): Đầu ra giải điều chế, tín hiệu đã được lọc và
khuếch đại.
-Low-Pass Filter (Bộ lọc thông thấp): Lọc tín hiệu điện áp từ bộ khuếch đại, loại
bỏ các thành phần tần số cao. Tụ điện ngoài C2 kết nối để thiết lập tần số cắt của
bộ lọc thông thấp.
-Điện trở R1 và tụ điện C1: Thiết lập tần số hoạt động của VCO bằng cách xác
định hằng số thời gian của mạch dao động. Chân 8 và 9: Kết nối với điện trở và
tụ điện để thiết lập tần số của VCO.
Đặc tính:
-Dải tần hoạt động: 0,001 Hz đến 500 kHz.
-Dải điện áp hoạt động: ±6 đến ±12 V
-Mức đầu vào cần thiết để theo dõi: min 10 mV rms đến ma 3Vpp
-Trở kháng đầu vào: 10 ΚΩ
-Dòng điện đầu ra: 1 mA
-Độ lệch ở tần số trung tâm VCO với nhiệt độ: thường là 300 ppm/°C
-Độ lệch trong tần số trung tâm VCO với điện áp nguồn: tối đa 1,5%/V
-Biên độ sóng tam giác: thường là 2,4 V pp ở ±6 V (xem sơ đồ khối, chân 9)
-Biên độ sóng vuông: thường là 5,4 V ppat ±6 V (xem sơ đồ khối, chân 4)
-Phạm vi điều chỉnh băng thông: <1 đến> ±60%
3
-Tần số trung tâm của PLL được xác định bởi tần số chạy tự do của VCO, được
tính theo phương trình:
7
Miền tần số
*Nhận xét:
-Sóng ngõ vào là sóng sin có biểu thức: 2.92sin(2π12,91×103t) (V)
-Ngõ ra là sóng vuông có biểu thức: 3.04Ʃ{Π(2(t-nT)/T))} (V)
Với T=88.3μs
-Khi tăng tần số ngõ vào lên trên mức 12.9KHz thì tần số ngõ ra không còn bám theo ngõ vào.
fL2=12,91KHz
-Dò tần số thì thu được fC2=11,4KHz.
3. Ngõ vào và ngõ ra VCO ở mức FL1(giới hạn khóa dưới):
Miền thời gian và tần số
*Nhận xét:
-Sóng ngõ vào là sóng sin có biểu thức: 5.4sin(2π10.65×103t) (V)
-Ngõ ra là sóng vuông có biểu thức: 2.6Ʃ{Π(2(t-nT)/T))} (V)
Với T=88.3μs
-Khi giảm tần số ngõ vào xuống dưới mức 10.6KHz thì tần số ngõ ra không còn bám theo ngõ
vào.
fL1=10.6KHz
-Dò tần số thì thu được fC1=11KHz.
Từ đó tìm được tần số chạy tự do f0~11,2KHz.