Câu 1:

Hình trên (bên trái) thể hiện một khóa chuyển mạch cơ khí sẽ cho tín hiệu ‘0’ (khi
đóng) hoặc ‘1’ (khi mở). Loại khóa chuyển mạch này có vấn đề dội phím nên một
bộ chống dội phím (debouncer) được them vào để làm sạch tín hiệu sw sinh ra bởi
khóa chuyển để thành tín hiệu không bị dội deb_sw. Tín hiệu của quá trình chống
dội này được minh họa cũng trong hình trên (bên phải). Chúng ta xem xét rằng giá
trị mới chỉ được gán cho deb_sw nếu sw được giữ ở vị trí mới sau tối thiểu 10ms.
Giá trị tần số của xung ở chân clk có giá trị là 50 MHz.
Thiết kế mạch trên bằng Verilog và mô phỏng?

Câu 2: Hệ phát hiện chuỗi kí tự dạng mã ASCII

Sử dụng cách tiếp cận bằng máy trạng thái, thiết kế một mạch nhận một chuỗi dữ
liệu đầu vào là các kí tự dạng mã ASCII và đặt cờ báo flag=1 khi chuỗi từ "VHDL"
được phát hiện. Một kí tự được tính đến (mã kí tự 8 bit được đặt ở cổng ASCII_code)
khi có một xung dương xuất hiện tại chân clk.
Viết code VHDL hoặc Verilog, biên dịch và mô phỏng hệ dùng file waveform.
Câu 3:
Hình a bên dưới là một mạch tính số học có thể hiện như bảng chân lý kèm theo như
hình b (mini ALU). Viết code VHDL mô tả mạch này (lấy N=8) với điều kiện sau:
- Sử dụng hoàn toàn các code mô tả song song (concurrent code).
- Các cổng được định nghĩa kiểu là std_logic hoặc std_logic_vector. Chú ý
một số phép toán là có dấu, một số phép là không dấu.
Mô phỏng kiểm chứng dùng file waveform trong quartus

Câu 4:
Hình bên dưới thể hiện một cổng AND có số lượng đầu vào là N. Với N là biến tổng
quát có thể thay đổi được giá trị, được đặt làm biến generic khi viết mô tả cho thực
thể (sinh viên có thể xem link sau làm ví dụ https://nandland.com/generics-in-vhdl/).
a) Viết code VHDL mô tả thực thể trên (N là biến generic kiểu natural). Chú ý
sử dụng cấu trúc lệnh FOR … GENERATE.
b) Viết một file testbench để kiểm thử thực thể trên, thay đổi các giá trị N=10,
20, 30 rồi chạy mô phỏng trên modelsim.