Chapter 2 Embedded Hardware (3)

Machine Translated by Google
VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG
CHƯƠNG 2
Phần cứng của hệ thống nhúng và 8051
Khoa: Khoa học máy tính – IT1

NỘI DUNG
1. Bộ xử lý trung tâm – CPU
2. Bộ nhớ và thiết kế bộ nhớ
3. Ghép nối với các thiết bị ngoại vi
4. Bộ vi xử lý 8051: Kiến trúc, bộ nhớ và

giao diện thực tế
www.ptit.edu.vn BỘ MÔN: KHOA HỌC MÁY TÍNH – KHOA CNTT1 Trang 2

Tổng quan về phần cứng của hệ thống nhúng
v Tổng quan về phần cứng của hệ thống nhúng § CPU
(Bộ xử lý trung tâm): Thực thi các lệnh và

xử lý dữ liệu §
Memory: Bộ nhớ chương trình và dữ liệu

§ Peripheral: Thiết bị vào/ra § Bus:
truyền tín hiệu giữa các thành phần

Chương 2: Linh kiện phần cứng
2.1: CPU

CPU
v Sơ đồ khối CPU cơ bản bao gồm:
§ ALU: Tính toán và logic

đơn vị
§ CU: Bộ điều khiển
§ Bộ nhớ: Một số bộ nhớ được tích hợp

vào CPU để hỗ trợ lưu trữ và tính
toán nhanh.
Bao gồm các thanh ghi và bộ đệm.

CPU
v Quá trình thực hiện lệnh:

1. Nạp lệnh từ bộ nhớ vào CU
2. CU Giải mã lệnh
3. ALU thực thi lệnh
4. Kết quả được lưu vào bộ nhớ

CPU
v ISA (Kiến trúc tập lệnh):

1. CISC (Tính toán tập lệnh phức tạp)
2. RISC (Giảm tính toán tập lệnh) - ARM
v

CPU
v Vi điều khiển được coi là một mạch tích hợp
đầy đủ các thành phần: § Bộ xử lý
§ Bộ nhớ §
Thiết bị ngoại vi (GPIO, Hẹn giờ, SPI..)
v Ví
dụ: § Bộ xử lý: Core
i3, i5, i7… § Vi điều khiển: PIC, AVR…

Kiến trúc hệ thống nhúng
Von-Neumann & Harvard

2.2: Bộ nhớ và thiết kế bộ nhớ

Bộ nhớ và thiết kế bộ nhớ
vMemory là phương tiện lưu trữ thông tin

bao gồm các chương trình và dữ liệu.
vMột số thông tin cơ bản về bộ nhớ máy tính.

vPhân loại:

Mô hình phân cấp vMemory:

Tổ chức bộ nhớ vật lý và thiết kế bộ nhớ
v Chip bộ nhớ là một vi mạch cụ thể, được sắp xếp với các chân cơ bản.
v Các chân của chip nhớ thông thường bao gồm đầu vào bus địa chỉ, đầu vào dữ liệu,
chip chọn chân điều khiển, ghi/đọc và chân nguồn.
v Ví dụ: RAM tĩnh 1Kx4 (1024 “bộ nhớ từ”, mỗi từ dài 4 bit

v Thiết kế bộ nhớ từ chip nhớ có sẵn gồm các bước sau:
1. Xác định số lượng chip nhớ để tạo ra dung lượng bộ nhớ cần thiết theo
đến công thức:
M= Q/D, trong khi đó Q là dung lượng bộ nhớ.
D là dung lượng của mỗi chip
M là số lượng chip nhớ cần thiết.
2. Xác định số lượng dây địa chỉ cơ sở (tức là số lượng dây địa chỉ thấp
kết nối trực tiếp với chip nhớ hoặc chip kết nối): theo quy định sau
sự biểu lộ:
2m = D , trong khi m là số dây của địa chỉ cơ sở.
D là dung lượng của mỗi chip
3. Xác định số dòng địa chỉ cần tạo chip chọn theo bảng sau
sự biểu lộ:
2i = M , trong khi D là dung lượng của mỗi chip
i là số dây cần thiết để giải mã
tín hiệu chọn chip tín hiệu (Csi)

Thiết kế RAM tĩnh

Xây dựng bộ nhớ 16Kbyte dựa trên chip SRAM 16Kx1bit. 16Kbyte
Băng nhớ SRAM được xây dựng trên cơ sở 8 chip SRAM 16K x 1bit, để
thu được một ô nhớ có độ dài 8 bit.

DRAM thiết kế
DRAM MK 4164 là DRAM 64K bit trong 1 Chip. Giả sử chúng ta sẽ thiết kế RAM
đối với CPU 8085 có RAM tối đa 64 KB, sẽ cần 8 Chip.

ROM/EPROM
Xây dựng module ROM dung lượng 32KB, sử dụng Chip 2764 8K x 8 bit,
địa chỉ đầu tiên là 20000hex. Chương trình ứng dụng tải vào đây
mô-đun.

2.3: Ghép nối với các thiết bị ngoại vi

Ghép nối với các thiết bị ngoại vi
Mô hình kỹ thuật ghép

Bộ vi xử lý 2.4:8051: Kiến trúc, bộ nhớ

và giao diện thực tế

Kiến trúc vi điều khiển 8051
v Kiến trúc cơ bản của 8051: bộ vi xử lý, thanh ghi, bộ nhớ (ở Harvard
kiến trúc) và các cổng, bộ đếm/bộ định thời, I/O và các bộ xử lý ngắt.

v Đặc điểm của 8051
§ Đồng hồ 12 MHz. Thời gian chu kỳ lệnh của bộ xử
lý 1 μs. § ALU-8bit
§ Kiến trúc bộ nhớ Harvard § Bus dữ liệu
8 bit bên trong và Bus địa chỉ 16 bit bên trong
§ Kiến trúc tập lệnh CISC

v Đặc điểm của 8051
§ Các thanh ghi đặc biệt (SFR) • PSW (từ
trạng thái) • A (tích lũy)
• Thanh ghi B, SP
(con trỏ ngăn xếp) • Các thanh ghi cho
I/O, bộ định thời, cổng và bộ xử lý ngắt • Bộ đếm chương
trình 16-bit (PC) với
nhà máy
giá trị mặc định là 0x0000.
• Con trỏ ngăn xếp 8 bit (SP) có giá trị mặc định ban
đầu là 0x07

v Đặc điểm của 8051 đơn giản: § Không xử lý
dấu phẩy động, § Không có Cache, §
Không có quản
lý bộ nhớ MMU
đơn vị,
§ Không có đơn vị hoạt động nguyên tử. §
Không có kỹ thuật đường ống CPU § Không xử
lý các lệnh song song.

v Đặc điểm của 8051:
§ Kích thước RAM
128byte § 32 byte RAM được sử dụng làm bốn

bộ thanh ghi (bộ thanh ghi/ngân hàng).
Mỗi ngân hàng có 8 sổ đăng ký.
§ Bộ nhớ ngăn xếp/Bộ nhớ dữ liệu ngoài có

thể được thêm lên tới 64 kB.

v Một số phiên bản cải tiến của 8051 § Phiên bản
8351 có ROM trên chip § Phiên bản 8751 sử
dụng EPROM
§ Phiên bản 8951 sử dụng EEPROM trên chip hoặc bộ nhớ
flash 4 kB. § Trong
các phiên bản 8051 mở rộng, không gian địa chỉ được mở
rộng lên tới 16 MB.

§ Hai chân ngắt 12 và 13 INT0 và INT1.
§ Bốn cổng 8 bit mỗi cổng (P0, P1, P2,

P3)
§ Hai bộ định thời T0, T1.
§ Giao diện nối tiếp (SI) – có thể lập trình cho ba
chế độ UART song công hoàn toàn cho I\O

§ Trong một số phiên bản – có bộ điều khiển DMA, bộ
điều biến độ rộng xung § Trong một số phiên
bản của 8051, modem, bộ định thời theo dõi và ADC
cũng được tích hợp. § Ví dụ: Siemens SAB 80535-N
hỗ trợ ADC với điện áp tham chiếu có
thể lập trình.

BỘ HƯỚNG DẪN 8051
NGÀNH KIẾN TRÚC
v Lệnh truyền dữ liệu là:
§ Di chuyển byte giữa thanh ghi A và thanh ghi khác §
Di chuyển byte từ
thanh ghi này/từ RAM nội sang thanh ghi khác
§ Di chuyển gián tiếp:
• MOVC gián tiếp
• MOVX gián tiếp
§ Di chuyển tức thời:

• MOV DPTR ngay lập tức
§ Đẩy hoặc Pop trực tiếp

NGÀNH KIẾN TRÚC
v Thao tác các bit, byte và các lệnh logic
§ Thao tác với bit: • Đặt giá
trị, thêm giá trị bằng các lệnh như AND, OR hoặc MOV (Clr, Set,
Mov…) § Lệnh logic: • Lệnh logic AND,
OR, XOR § Các thao tác byte: •
Xóa, thêm hoặc hoán đổi các lệnh và lệnh xoay
(CLR, RL, RC…)

NGÀNH KIẾN TRÚC
v Các lệnh toán học:

§ Đây là các lệnh 8 bit
• Cộng (Thêm), trừ (Sub), nhân (Mul),

chia (div)
§ Lệnh tăng giảm:
• Inc (Tăng), Dec (Giảm)

KIẾN TRÚC TẬP HƯỚNG DẪN 8051
NGÀNH KIẾN TRÚC
v Lệnh điều khiển luồng chương trình: § Phân nhánh §
Lệnh nhảy có
điều kiện § Lệnh so sánh § Gọi chương
trình con § Lệnh NOP
§ Lệnh trì hoãn § Lệnh
ngắt:
• Bit mặt nạ ngắt điều khiển luồng, bit ưu tiên

• RETI

Cổng vào/ra 8051
Cổng vào/ra 8051
v 8051 có 4 cổng vào ra: P0, P1, P2, P3:
§ Đây là cổng đầu vào và đầu ra 8 bit
§ Các địa chỉ lần lượt là 0x80, 0x90, 0xA0, 0xB0
• Mỗi bit của cổng P0 được ký hiệu là P0.0 đến P0.7 tương ứng với
địa chỉ 0x80 đến 0x87.
§ Tương tự như P1, có 8 cổng P1.0 đến P1.7 tương ứng

đến địa chỉ 0x90 đến 0x97. P2.0 đến P2.7 là địa chỉ
0xA0 đến 0xA7, P3.0 đến P3.7 là các địa chỉ 0xB0 đến 0xB7.
§ Ví dụ:
• MOV 0xA0, #0x0F ; có nghĩa là gán giá trị cho các bit của cổng P2 là 0000
11112
• INC 0xA0 ; P2 = 0000 11112 + 1 = 0001 00002

Cổng vào/ra 8051
Cổng vào/ra 8051
v Cổng P0 và P1
§ Các chân của P0 đều ở mức thấp

8 bit của bus địa chỉ và
xe buýt dữ liệu

Cổng vào/ra 8051
Cổng vào/ra 8051
v Cổng P2 và P3
§ Các chân của P2 cao 8

bit của bus địa chỉ

Mạch vào ra của 8051

Mạch vào/ra 8051
v Mạch cổng vào, ra điều khiển bước

động cơ được sử dụng trong máy in

Mạch vào ra của 8051

Mạch vào/ra 8051
v Mạch các cổng vào và ra của sáu động cơ servo trong

người máy

Lập trình đầu vào và đầu ra 8051
Lập trình byte sử dụng cổng 8051
v Địa chỉ byte của các cổng I/O P0, P1, P2 và P3 của 8051 được sử dụng để
truy cập và thực hiện các lệnh đọc, ghi hoặc các lệnh khác
v Địa chỉ 8 bit trực tiếp của mỗi địa chỉ được cho trong lệnh
§ Ví dụ: MOV 0xA0, #0x0F ; nghĩa là gán giá trị cho các bit
của cổng P2 là 0000 11112 v Địa chỉ của các
byte tại P0, P1, P2 và P3 lần lượt là 0x80, 0x90, 0xA0 và 0xB0.

v Ví dụ: §
MOV 0xA0, #0x0F ;
§ INC 0xA0 ;
v Điều đó có nghĩa là gán giá trị cho các bit của cổng P2 là 0000 11112
v Khi đó cổng P2 sẽ được tăng thêm 1 giá trị v P2 = 0000
11112 + 1 = 0001 00002

v Các cổng P0, P1, P2 và P3 mỗi cổng có 8 bit v
Mỗi bit có một địa chỉ để truy cập và thực hiện việc đọc hoặc ghi
bằng các lệnh thao tác bit. v Địa chỉ là địa chỉ bit của
các chân. Mỗi địa chỉ bit được chỉ định trong lệnh tương ứng. §
Địa chỉ bit P0.0 đến P0.7 tương ứng với 0x80 đến
0x87. § Địa chỉ bit P1.0 đến P1.7 tương ứng với 0x80 đến
0x97. § Địa chỉ bit P2.0 đến P2.7 tương ứng với 0xA0 đến
0xA7. § Địa chỉ bit P3.0 đến P3.7 tương ứng với 0xB0 đến 0xB7.

v Ví dụ: § CPL
0x90 ; Cổng P1 được gán giá trị 0 § CLR 0x80 ;
P0.0 có giá trị 0. § SETB 0x80; P0.0 có
giá trị là 1. § CLRB 0x80; Gán P0.0 cho
giá trị 1.

Ghép nối với bộ nhớ ngoài
Ánh xạ vào và ra khỏi bộ nhớ
v Bộ nhớ và các cổng trong 8051 đều là những địa chỉ được gán,
mỗi cổng có dải địa chỉ riêng trong không gian địa chỉ bộ
nhớ dữ liệu. v Mạch giao tiếp
được thiết kế giống hệt nhau để bộ nhớ kết nối với các cổng
ngoại vi bên ngoài và có thể lập trình (PPI).

Kết nối với mạch bộ nhớ dữ liệu và chương trình bên ngoài

Giao diện sử dụng cổng ngoài PPI của 8051

Cổng P0 ở chế độ mở rộng và tín hiệu ALE
v Các chân AD0-AD7 của cổng P0 là tín hiệu ghép kênh của các bit địa chỉ
thấp A0-A7 của bus địa chỉ và các bit D0-D7 của bus dữ liệu.
v Ghép kênh phân chia thời gian của tín hiệu A0-A7 và D0-D7 dựa trên tín
hiệu bộ xử lý kích hoạt chốt địa chỉ (ALE)

Kiến trúc bộ nhớ Harvard
v Có hai bộ nhớ ─ bộ nhớ chương trình và dữ liệu

ký ức.
v Hai tín hiệu điều khiển ─ PSEN và RD để điều khiển việc đọc
từ bộ nhớ chương trình hoặc bộ nhớ dữ liệu.
v Tín hiệu điều khiển ALE để điều khiển việc sử dụng AD0-AD7 làm địa
chỉ hoặc dữ liệu tại một phiên bản nhất định

Tín hiệu điều khiển EA
v Là tín hiệu cho thấy khi bật ─ bộ xử lý luôn

truy cập địa chỉ bộ nhớ ngoài thay vì
bộ nhớ trong hoặc địa chỉ thanh ghi

Địa chỉ ngoài RAM, Register, bộ nhớ chương trình khi tín hiệu điều
khiển EA không hoạt động v VXL luôn truy cập bộ nhớ
ngoài dù EA có hoạt động hay không.
v Địa chỉ RAM và các thanh ghi nằm trong khoảng từ 0x00 đến 0xFF giống như
địa chỉ bộ nhớ dữ liệu ngoài nằm trong khoảng từ 0x0000 đến 0xFFFF.
v Địa chỉ bộ nhớ chương trình bên trong 0x0000 đến 0xFFF (trong trường hợp
ROM bên trong 4 kB) giống với địa chỉ bộ nhớ chương trình bên ngoài
0x0000 và 0xFFFF.

Bộ đếm và bộ đếm thời gian
Thiết bị đếm/định thời
v Họ 8051 ban đầu có hai bộ định thời T0 và T1 v Họ 8052 (mở
rộng 8051) có ba bộ định thời T0,

T1 và T2
v Thiết bị đếm/định giờ được sử dụng làm bộ hẹn giờ
v Thiết bị định giờ khi đếm đầu vào được cung cấp bởi
cái đồng hồ.
v Xung đồng hồ được đưa ra theo các khoảng thời gian xác định: hoạt động như một
hẹn giờ.
v Thiết bị đếm/định thời được sử dụng làm bộ đếm v
Thiết bị đếm khi đầu vào dùng để đếm. Bộ đếm được cung cấp đầu vào để
đếm từ chân đầu vào bên ngoài.

v Bộ định thời T0 và T1
v Đăng ký đặc biệt TMOD
v Thanh ghi đặc biệt TCON trên 4 bit
v Bốn chân P3 bên ngoài cho điều khiển bên ngoài và đầu vào đếm bên
ngoài
v Các chế độ 0, 1, 2, 3 của T0
v Chế độ 0, 1 và 2 của T1

Thiết bị đếm thời gian và đếm Điều khiển bên ngoài để kích hoạt
hoặc hủy kích hoạt hoạt động chạy
v Khi các thiết bị định giờ hoặc đếm được điều khiển từ bên ngoài
bằng đầu vào cổng, khi GT0 hoặc GT1 được kích hoạt bên ngoài,
thiết bị có thể hoạt động nếu không nó sẽ tắt ở cổng
Chế độ đầu vào.
v Tín hiệu GT0 hoặc GT1 được đưa ra ở P3.2 và P3.3.

Thiết bị đếm/bộ đếm thời gian Đầu vào đếm bên ngoài ở chế độ bộ đếm
v Số đếm T0 T0 được cung cấp đầu vào để đếm từ bên ngoài
đầu vào chân T0 tại P3.4.
v T1 đếm khi T1 được đưa vào để đếm từ bên ngoài
chân đầu vào T1 tại P3.5.

Hai thanh ghi đặc biệt TH1-TL1
v Để truy cập số lượng hoặc thời gian của 8 bit cao hơn và 8 bit thấp hơn của
thiết bị T1
v Hai thanh ghi lưu trữ 16-bit của thiết bị T1.
Hai thanh ghi đặc biệt TH0-TL0
v Để truy cập số lượng hoặc thời gian của 8 bit cao hơn và 8 bit thấp hơn của
thiết bị T0
v Hai thanh ghi lưu trữ 16 bit của thiết bị T0.

Sổ đăng ký đặc biệt TMOD
v Điều khiển chế độ T1 và T0 sử dụng 4 bit cho mỗi chế độ,
số lượng/thời gian lập trình của T1 và T0.
v Một bit trong mỗi chức năng kiểm soát xem cổng ngoài có
điều khiển đầu vào hay không.
v Một bit điều khiển chức năng của bộ đếm hoặc bộ đếm thời gian
chế độ được sử dụng.
v Hai bit điều khiển chế độ chức năng của bộ đếm thời gian/bộ đếm
chẳng hạn như chế độ 0 hoặc 1 hoặc 2 hoặc một số hành động khác

Đăng ký đặc biệt TCON

Các bit điều khiển và trạng thái T1 và T0
v Bốn bit 4 ở trên lập trình cho chế độ thiết bị đếm/định thời T1 và T0.
v TCON.7 và TCON.5 hiển thị tràn bộ đếm thời gian/bộ đếm
trạng thái tương ứng cho T1 và T0.
v TCON.6 và TCON.4 điều khiển khởi động và dừng bộ đếm thời gian/bộ đếm
v Các bit thấp hơn của TCON dùng để điều khiển ngắt cho INT0
và INT1

Bộ đếm thời gian/bộ đếm T0
v 8 bit thanh ghi TMOD (4 bit thấp hơn), TCON (bit 5 và 4),
TL0 (bit đếm/thời gian), TH0 (bit đếm/thời gian)
v Bộ đếm có đầu vào ở P3.4 khi bit 2 TMOD = 1, bộ đếm thời gian
với đầu vào định giờ đồng hồ bên trong khi bit 2 TMOD = 0
v Khi chế độ được đặt = 0, chế độ Bộ đếm thời gian/Bộ đếm 8 bit và TH0
được sử dụng và TL0 được sử dụng để chia tỷ lệ trước (chia) đầu vào cho
32
v Khi chế độ được đặt = 1, chế độ bộ định thời/bộ đếm 16 bit với
TH0-TL0 được sử dụng để tính thời gian hoặc đếm

v 8 bit được sử dụng Đăng ký TMOD (4 bit trên), TCON (bit 7

và 6), TL1 (bit đếm/thời gian), TH1 (bit đếm/thời gian)
v Bộ đếm có đầu vào ở P3.5 khi bit 6 TMOD = 1, bộ đếm thời gian
với đầu vào định giờ đồng hồ bên trong khi bit 6 TMOD = 0
v Khi chế độ được đặt = 0, chế độ Bộ đếm thời gian/Bộ đếm 8 bit và TH1
được sử dụng và TL1 được sử dụng để chia tỷ lệ trước (chia) đầu vào cho
32
v Khi chế độ được đặt = 1, chế độ hẹn giờ/đặt sẽ đếm 16 bit với
TH1-TL1 được sử dụng để định thời hoặc đếm

v Khi chế độ được đặt = 2, Bộ đếm thời gian/bộ đếm 8 bit TH1 được
được sử dụng và TL1 được sử dụng để tự động tải lại TH1 sau
hết thời gian sử dụng giá trị đặt trước tại TL1
v Khi chế độ được đặt = 3, T1 dừng vì lúc này TH0

hoạt động thay vì T1.

Đầu vào/đầu ra truyền thông dữ liệu nối tiếp
v Chức năng giao diện nối tiếp (Serial Interface)
v Chế độ nối tiếp đồng bộ bán song công 0

v Chế độ UART không đồng bộ song công hoàn toàn 1, 2 hoặc 3
v SBU
v SCON

Giao diện nối tiếp SI
Lập trình cho:

§ Giao diện nối tiếp SI
§ Chế độ UART không đồng bộ song công hoàn toàn

Hai thanh ghi 8 bit đặc biệt v
SBUF (thanh ghi bit truyền hoặc nhận nối tiếp 8 bit tùy thuộc vào lệnh đang
sử dụng SBUF làm nguồn hay đích)
v SCON (thanh ghi bit điều khiển kiêm chế độ 8 nối tiếp) và bit SFR PCON.7

SBU
v Địa chỉ đăng ký duy nhất cho việc truyền và nhận

bộ đệm byte khi đầu ra hoặc đầu vào nối tiếp được gửi.
§ Địa chỉ 0x99 của bộ đệm SI.
§ Thanh ghi chứa dòng SI 8 bit khi nó được ghi.
v Ví dụ:
§ MOV 0x99, lệnh A ghi A vào bộ đệm truyền
từ thanh ghi A
§ MOV R1, đọc lệnh 0x99 Đăng ký R1 từ nhận
đệm

SCON
v Đăng ký điều khiển giao diện SI. v
Ba bit phía trên các chế độ chương trình như 0 hoặc 1 hoặc 2 hoặc 3.
§ Chế độ 0 là đồng bộ song công hoàn toàn. § Chế
độ 1 hoặc 2 hoặc 3 là chế độ không đồng bộ song công hoàn toàn. §
Bit SCON.4 kích hoạt hoặc vô hiệu hóa chức năng thu SI.
§ Hai bit SCON.3 và SCON.2 chỉ định bit thứ 8 được truyền và bit thứ 8 được nhận
khi chế độ là 2 hoặc 3.
Một bit SCON.1 cho phép hoặc vô hiệu hóa các ngắt máy phát SI (TI) khi hoàn tất
quá trình truyền. § Bit SCON.0 cho phép hoặc vô hiệu hóa
các ngắt máy thu SI (RI) khi hoàn thành quá trình truyền.

Chức năng chế độ 0 – Đầu vào hoặc đầu
ra v Phụ thuộc vào lệnh sử dụng SBUF làm nguồn hoặc

điểm đến
§ Dữ liệu chế độ nối tiếp đồng bộ và đầu vào
đồng hồ § Dữ liệu chế độ nối tiếp đồng bộ và đầu
ra đồng hồ v Chế độ 0 khi bit SCON 7 và 6 (bit chế độ) là 00

Chapter 2 Embedded Hardware (3)

Uploaded by

Copyright:

Available Formats

You might also like

Chapter 2 Embedded Hardware (3)

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Chapter 2 Embedded Hardware (3)

Uploaded by

Copyright:

Available Formats

Machine Translated by Google

VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG

Phần cứng của hệ thống nhúng và 8051

Khoa: Khoa học máy tính – IT1

1. Bộ xử lý trung tâm – CPU

2. Bộ nhớ và thiết kế bộ nhớ

3. Ghép nối với các thiết bị ngoại vi

4. Bộ vi xử lý 8051: Kiến trúc, bộ nhớ và

www.ptit.edu.vn BỘ MÔN: KHOA HỌC MÁY TÍNH – KHOA CNTT1 Trang 2

Tổng quan về phần cứng của hệ thống nhúng

v Tổng quan về phần cứng của hệ thống nhúng § CPU

(Bộ xử lý trung tâm): Thực thi các lệnh và

Memory: Bộ nhớ chương trình và dữ liệu

truyền tín hiệu giữa các thành phần

www.ptit.edu.vn BỘ MÔN: KHOA HỌC MÁY TÍNH – KHOA CNTT1 Trang 3

Chương 2: Linh kiện phần cứng

www.ptit.edu.vn BỘ MÔN: KHOA HỌC MÁY TÍNH – KHOA CNTT1 Trang 4

v Sơ đồ khối CPU cơ bản bao gồm:

§ ALU: Tính toán và logic

§ CU: Bộ điều khiển

§ Bộ nhớ: Một số bộ nhớ được tích hợp

www.ptit.edu.vn BỘ MÔN: KHOA HỌC MÁY TÍNH – KHOA CNTT1 Trang 5

v Quá trình thực hiện lệnh:

3. ALU thực thi lệnh

4. Kết quả được lưu vào bộ nhớ

www.ptit.edu.vn BỘ MÔN: KHOA HỌC MÁY TÍNH – KHOA CNTT1 Trang 6

v ISA (Kiến trúc tập lệnh):

www.ptit.edu.vn BỘ MÔN: KHOA HỌC MÁY TÍNH – KHOA CNTT1 Trang 7

v Vi điều khiển được coi là một mạch tích hợp

đầy đủ các thành phần: § Bộ xử lý

Thiết bị ngoại vi (GPIO, Hẹn giờ, SPI..)

dụ: § Bộ xử lý: Core

i3, i5, i7… § Vi điều khiển: PIC, AVR…

www.ptit.edu.vn BỘ MÔN: KHOA HỌC MÁY TÍNH – KHOA CNTT1 Trang 8

Kiến trúc hệ thống nhúng

Von-Neumann & Harvard

www.ptit.edu.vn BỘ MÔN: KHOA HỌC MÁY TÍNH – KHOA CNTT1 Trang 9

Chương 2: Linh kiện phần cứng

2.2: Bộ nhớ và thiết kế bộ nhớ

www.ptit.edu.vn BỘ MÔN: KHOA HỌC MÁY TÍNH – KHOA CNTT1 Trang 10

Bộ nhớ và thiết kế bộ nhớ

vMemory là phương tiện lưu trữ thông tin

vMột số thông tin cơ bản về bộ nhớ máy tính.

www.ptit.edu.vn BỘ MÔN: KHOA HỌC MÁY TÍNH – KHOA CNTT1 Trang 11

Bộ nhớ và thiết kế bộ nhớ

www.ptit.edu.vn BỘ MÔN: KHOA HỌC MÁY TÍNH – KHOA CNTT1 Trang 12

Bộ nhớ và thiết kế bộ nhớ

Mô hình phân cấp vMemory:

www.ptit.edu.vn BỘ MÔN: KHOA HỌC MÁY TÍNH – KHOA CNTT1 Trang 13

Tổ chức bộ nhớ vật lý và thiết kế bộ nhớ

www.ptit.edu.vn BỘ MÔN: KHOA HỌC MÁY TÍNH – KHOA CNTT1 Trang 14

Tổ chức bộ nhớ vật lý và thiết kế bộ nhớ

v Thiết kế bộ nhớ từ chip nhớ có sẵn gồm các bước sau:

M= Q/D, trong khi đó Q là dung lượng bộ nhớ.

D là dung lượng của mỗi chip

M là số lượng chip nhớ cần thiết.

D là dung lượng của mỗi chip

tín hiệu chọn chip tín hiệu (Csi)

www.ptit.edu.vn BỘ MÔN: KHOA HỌC MÁY TÍNH – KHOA CNTT1 Trang 15