Professional Documents
Culture Documents
Trường-Đại-học-Công-nghệ
Trường-Đại-học-Công-nghệ
Trường-Đại-học-Công-nghệ
Địa điểm thực tập: Phòng thực tập điện tử số (Phòng 209 – G2)
Thí nghiệm 1: Đo các thông số và đặc trưng cơ bản của một bộ khuếch
đại thuật toán
Bản mạch thực nghiệm: A5-1
A. Đo thế OFFSET
- Quy trình thực hiện:
+ Cấp nguồn +12V và -12V cho bản mạch
+ Nối các chốt I+ với K và I- với L để nối cả lối vào đảo và không đảo
của bộ khuếch đại thuật toán xuống đất
+ Bật điện thiết bị chính và đo giá trị điện thế lối ra
- Nhận xét;
+ Từ bảng giá trị ta vẽ được đồ thị phụ thuộc thế ra và thế vào như sau
2
+ Ura min = -11,56V, Ura max = 10,48V
38,73
+ Khoảng tần số làm việc của sơ đồ khuếch đại thuật toán: 100Hz tới
100KHz
4
+ Vif(IN):
+Vi(OUT):
5
E.Đo điện trở ra R0
- Nhận xét:
+ Từ bảng số liệu đo được ta lập được đồ thị sự phụ thuộc thế ra và thế
vào
7
+ Độ lệch cực đại của đường đặc trưng thu được so với đường thẳng
tuyến tính: |Ura thực tế-Ura trên đường thẳng tuyến tính| = 2mV
∆Ura =
+ Ưu điểm của bộ lặp lại thế OP-AMP so với bộ chia thế dùng biến trở:
Vin có điện trở rất lớn khiến dòng điện qua lối ra gần như là bằng 0, điều
đó giúp cho Vout ít bị sụt áp đi hơn rất nhiều
- Nhận xét:
+ Bảng giá trị các kết quả At
At1 At2 At3 At4
1 2 5 10
+ Sai số ở các trường hợp
100mV 200mV 300mV 400mV 500mV
Ad1 so vơi At1 0,9 1,05 0,97 0,775 0,94
Ad2 so vơi At2 1,1 0,85 0,93 0,575 0,88
Ad3 so vơi At3 1 0,6 0,87 0,475 0,94
Ad4 so vơi At4 1 0,75 0,9 0,3 0,8
+ Lý do cho sai số: Mạch khuếch đại không đảo giá trị Ad lý tưởng hơn
At 1 đơn vị, bỏ qua các sai số thường gặp trong thí nghiệm
+Hình ảnh minh họa Vin ở mức 200mV khi K nối với K4:
9
B. Khảo sát bộ khuếch đại đạo
- Quy trình thực hiện:
+ Nối lối ra máy phát tín hiệu với lối vào IN/A
+ Nối J2 để đưa tín hiệu lối vào “ – ” của IC1
+ Thay đổi biên độ tín hiệu vào Vin, quan sát dạn và đo biên độ tín hiệu ra
- Nhận xét:
+ Bảng giá trị các kết quả At
At1 At2 At3 At4
1 2 5 10
+ Sai số ở các trường hợp
100mV 200mV 300mV 400mV 500mV
Ad1 so vơi At1 0,05 0 0,03 0,075 0,04
Ad2 so vơi At2 0,05 0,05 0,03 0,15 0,12
Ad3 so vơi At3 0,18 0,04 0,27 0,375 0,12
Ad4 so vơi At4 0,2 0,35 0,2 0,7 0,28
10
+ Lý do cho sai số: Có thể do sai số tỷ lệ của các điện trở (R3, R4, R5,
R6) hoặc các thành phần khác trong mạch như tụ điện, điốt, transistor,
hoặc các thành phần tạo ra nhiễu có thể gây sai số trong hoạt động của
mạch.
+ Trong tất cả các trường hợp giá trị Vin- đo đều ra kết quả bằng nhau. Đó
là do điểm đất ảo luôn được giữ nguyên một giá trị điện thế tham chiếu
bất kể nguồn điện vào.
+Hình ảnh minh họa Vin ở mức 100mV khi K nối với K4:
- Nhận xét
+ Sai số trong các kết quả thu được
E nối H E nối I E nối K F nối H F nối I F nối K
Sai số 1,06V 0,495V 5,17V 7V 5,825V 5,09V
Rj = R5 = 1K R6 = 2K R7 = 5K R5 = R6 = 2K R7 = 5K
1K
B. Phép lấy tổng các giá trị điện thế (Phép thử hai)
- Quy trình thực hiện:
+ Đặt biến trở P1 là +0,75V
+ Đặt biến trở P2 là -0,5V
+ Đặt biến trở P3 là -0,75v
+ Nối các chốt theo bảng A5-B7
12
+ Đo giá trị thế ra V0 của IC1 theo từng trường hợp
13