Thiết kế tổng hợp IC số

và hệ thống số

Người soạn: TS. Nguyễn Hoàng Dũng

Bộ môn Kỹ thuật ĐTTH - Viện Điện tử viễn thông
Tel: 091.300.4120 / 096.668.9669
Email: nhdungset@gmail.com
1
 Giới thiệu môn học
1. Tên học phần: Thiết kế tổng hợp IC số và hệ
thống số.
2. Mã số: ET4030
3. Khối lượng (LT + BT): 60 tiết lý thuyết + 15 tiết
BT lớn.
4. Đối tượng tham dự: Sinh viên các ngành ĐTVT
từ học kỳ 4.
5. Điều kiện học phần:
• Học phần tiên quyết: Điện tử số
• Học phần học trước: Điện tử số
• Học phần song hành: Không có 2
 Giới thiệu môn học (tiếp)
6. Mục tiêu học phần và kết quả mong đợi
• Thiết kế mạch số bằng ngôn ngữ mô tả phần cứng (Verilog
HDL): Viết được các chương trình HDL mô tả mạch số logic
tổ hợp, mạch dãy, các mạch số học, các mạch điều khiển.
• Mô phỏng ngôn ngữ mô tả phần cứng
• Xây dựng khối tự kiểm tra testbenches
• Thực hành kiểm định thiết kế số
• Tổng hợp thiết kế dạng hoạt động và dạng dòng dữ liệu
• Nắm được các khái niệm cơ bản về phân tích thời gian tĩnh
• Tối ưu thiết kế phần cứng (về thời gian, diện tích và năng
lượng)
• Sử dụng một số công cụ thiết kế thường được dùng trong
ngành công nghiệp thiết kế IC 3
 Giới thiệu môn học (tiếp)
7. Nội dung vắn tắt học phần
• Ngôn ngữ mô tả phần cứng Verilog
• Mô hình cấu trúc của mạch tổ hợp, mạch dãy
• Mô phỏng logic, trễ tín hiệu, các kiểu dữ liệu người
dùng, mô hình hành vi
• Tổng hợp mạch tổ hợp, mạch dãy
• Thiết kế và tổng hợp datapath, bộ xử lý số học.
• Tối ưu hóa thiết kế, các bước sau tổng hợp thiết kế
• Bài tập lớn thiết kế số
4
 Giới thiệu môn học (tiếp)
8. Tài liệu tham khảo
• Advanced Digital Design Verilog HDL, Michael D. Cilleti.
• Bài giảng (ref. Eric Hoffman’s slides)
• Modelsim HDL Simulation Tools (Mentor)
• Design Vision Synthesis Tools (Synopsys – Design
Compiler)
o Sách tham khảo: IEEE Std.1364-2001, IEEE Standard Verilog
Hardware Description Language, IEEE, Inc., 2001.
o Std 1364.1-2002, IEEE Standard for Verilog Register Transfer
Level Synthesis, IEEE, Inc., 2002

5
 Giới thiệu môn học (tiếp)
9. Phương pháp học tập và nhiệm vụ của sinh viên
• Sinh viên cần tập trung tự học kết hợp với bài giảng
của giảng viên.
• Các bài giảng là cách hướng dẫn đọc tài liệu.
• Sinh viên cần hoàn thành đầy đủ các bài tập dưới
dạng project.

6
Một số kiến thức Điện tử số
I. Viết hàm logic và tối thiểu hóa các hàm sau:
1. F (a, b, c) = ∑ (1, 3, 5, 7)
2. F (a, b, c, d) = ∏ (0, 1, 2, 3, 4, 5, 12)
3. F (a, b, c, d, e) = ∑ (1, 3, 5, 7, 8, 11, 12, 15, 16, 17, 19, 21, 23, 24,
27, 28, 30, 31)
II. Chứng minh các đẳng thức sau:
1. (ab’ + a’b)’ = a’b’ + ab
2. (b + (cd’ + e)a’)’ = b’(c’ + d)e’ + a
3. ((a’ + b + c)(b’ + c’)(a + c))’ = ab’c’ + bc + a’c’
7
Một số kiến thức Điện tử số
I. Thiết kế các bộ giải mã sau:
1. Mạch giải mã 2-4 có tín hiệu điều khiển W tích cực ở mức thấp,
các đầu ra tích cực ở mức cao.
2. Mạch giải mã 3-8 có tín hiệu điều khiển W tích cực ở mức thấp,
các đầu ra tích cực ở mức thấp.

8
 Ví dụ thiết kế bộ đếm
• Bộ đếm tăng giảm 2-bit với:
– Đếm tăng nếu U=1 và là 0,1,2,3,0,1...
– Đếm giảm nếu U=0 và là 0,3,2,1,0,3...
• U là đầu điều khiển, đầu vào Reset về 0,
hai đầu ra Z_1, Z_0 và bộ đếm active theo
sườn dương xung nhịp
• Thiết kế dùng các flip-flop D, T và JK
Sơ đồ trạng thái
Bảng trạng thái
 Bảng trạng thái được mã hóa
• Các trạng thái A=00, B=01, C=10 và D=11
 Thực hiện dùng Flip-flop loại D
• Khi dùng flip-flop loại D, trạng thái tiếp
theo được đưa trực tiếp từ đầu vào của
flip-flop
• Do vậy, K-map dịch ra trực tiếp từ bảng
mã hóa trạng thái
• Cách làm này không áp dụng cho T và JK
được
Bảng trạng thái được mã
Thực hiện dùng flip-flop loại D
 Thiết kế dùng các loại flip-flop khác
• Với loai T hoặc JK, ta phải biến đổi các đầu
vào cho flip-flop
• Trước khi thực hiện bảng dịch chuyển trạng
thái, các đầu vào được liệt kê cho một dịch
chuyển trạng thái cụ thể nào đó
• Bảng dịch chuyển được dùng với bảng mã
hóa trạng thái để tạo ra bảng kích (excitation
table)
– Bảng kích liệt kê tất cả các đầu vào yêu cầu của
flip-flop gây dịch chuyển trạng thái
Các bảng dịch chuyển trạng thái
 Thực hiện dùng flip-flop T
• Dùng các đầu vào của bảng dịch chuyển
trạng thái để suy ra các đầu vào dựa trên
bảng mã hóa trạng thái
Bảng kích và K-map
Sơ đồ mạch dùng flip-flop loại T
Thực hiện dùng flip-flop JK
Bảng kích thích và K-map
Mạch điện thực hiện dùng JK