JK FF FESTO

Clock sinyali geldiğinde JK girişlerine

uygun çıkışlar üretilir.

Bu FF düşen kenarda J K Clk Qn+1

tetikleniyor
0 0  X hafıza
0 1  0 Reset
clk sinyali
1 0  1 Set
1 1  /X değil
X X X X hafıza

Girişler J=1 K=1 ise clock sinyali

geldiğinde Q çıkışı bir önceki durumun
tersi olur. Yani önce 1 ise clk sonrası
0, önce 0 ise clk sonrası 1 olur.
JK FF FESTO

Bu FF düşen kenarda J K Clk Qn+1

tetikleniyor
0 0  X hafıza
0 1  0 Reset
clk sinyali
1 0  1 Set
1 1  /X değil
X X X X hafıza

Clock sinyali yoksa Flip Flop hafıza

durumundadır ve JK girşleri ne olursa
olsun eski çıkış bilgisini korur.
JK FF 74LS76 ayak bağlantısı ve fonksiyon tablosu FESTO

JK 1 JK 2
2N sayıcı uygulaması FESTO
QA QB QC
3 bit asenkron 2 ileri sayıcı devresini uygulayınız ve pals
N

diyagramını çiziniz.

7476-1 7476-1 7476-2

JK 1/2 JK 1/2 JK 1/2
clk sinyali JK 1/2 JK 2/2 JK 1/2

En yüksek sayı 7 okunur, 8. clk sinyali ile 0 sayısına geri

dönülür. Bu sayıcı için 3 FF gerekiyor (2 adet 7476 IC ).

J K Clk Qn+1
0 0  X hafıza
0 1  0 Reset
1 0  1 Set
1 1  /X değil
X X X X hafıza
Uygulama: FESTO
4 bit asenkron 2N ileri sayıcı tasarlayınız ve uygulayınız. Pals diyagramını
çiziniz.