數位晶片設計概論

Paper Presentation
第十一組 : 電機四甲 劉睿霖、謝昇祐、李祐任
Outline
1. 6T SRAM 所遇到的問題
2. 如何量測 SRAM 的 static noise margin
3. 如何解決問題
6T SRAM 所遇到的問題

RSNM(Read static noise margin) 不大。

Q=0 Q B= 1
參考資料 : 碩博士論文網 - 基於無干擾之低功耗 12T SRAM 晶片設
計
為何需要高的 SNM(static noise margin)?

提高 SRAM 的穩定度 (stability)

=> 不會輕易的受雜訊影響而導致儲存的值改變。
如何提高 SNM(static noise margin)?

1. 提高 VDD 。
2. 執行讀取時，將儲存資料的節點 (Q 與
QB)
與位元線 (bit lines) 分開。
An 8T Differential SRAM With Improved Noise
Margin for Bit-Interleaving in 65 nm CMOS
1.Bit interleaving structure to arrange the word

2.A column-based dynamic supply voltage scheme to improve both the read noise margin
and the write-ability.
DCA10T
Read port Write port

VDD VDD-Vth
2 個 NMOS 串接再
bitline
造成 stack effect 問
題
寫入能力很差
在 WWL 與 RWL 加上加壓電
路
加壓電路

以此篇論文為例 :(128x64bit)
共需 (128x2)x(64x2) 寄生電容面積 !!
比較

10T 6T

SNM ✔

半選擇問題 ✔

WTP ✔

area overhead ✔
Bit interleaving v.s Shared WL

row 共用 WL

col 共用 WL
Bit interleaving

1.WL 驅動時，同列僅需驅動 1 個 bitcell ，降低功率損耗

2. 有效減少 multi-bit soft error 的影響，節省使用 ECC 技術
的面積
3. 需額外控制訊號控制 bitcell
Standby
Column control circuits
Read/Write
Column control circuits

 8T SRAM


低於 0.3V 會造成
SRAM 操作速度極慢
A Reliable LP10T(Low Standby Power10T)
SRAM Cell With Expanded Static Noise Margins
1.Single-ended Structure
2.Employing separate bitlines to perform read and write operations.
3.Cross-coupled structure of the Schmitt-trigger and inverters
4. Pseudo differential write operation using write-bitline (WBL) and
control signal WWLA.
5.Write-assist technique.
10T SRAM
1.ACL1 & ACR1 : write access transistors, which are
controlled by row-based write word line (WWL).

2. ACL2 : read access transistor, which is gated by

rowbased read word line (RWL).

3.PDL2:read/write assist transistor, which is controlled

by column-based control signal (WWLA), placed
between Q and pseudo Q (PQ) nodes.

4.PUR:double its length to reduce the leakage

HOLD READ”0”
Cross-coupled structure of a inverter with a stacked transistor & Schmitt trigger-based
inverter:PUL ， PDL1 ， PDL2 & PUR ， PDR1 ， PDR2 ， NF
Schmitt-Trigger
 Pseudo Differential Writing Structure
當 WWLA 幫忙寫入 1 進 QB 節點，同時 Q 會放電至 0 ，或是 WWLA 幫忙寫入 1
進 Q 節點，同時 QB 會放電至 0 ，完成寫入 0 得操作
圖 ( 一 ) 、圖 ( 二 ) 為對不同模型的 SRAM 分別進行 RSNM 、 WSNM 的分析 :
(1)RSNM:RSNM 高是因為這個電路設計使用 strong cross-coupled 結構，因此
LP10T 的 RSNM 比正常 6T 的還高。
(2)WSNM:WSNM 高是由 cross-coupled structure of inverter and Schmitt-trigger,
pseudo differential writing structure and write-assist technique.

圖(一) 圖(二)
16NM 45NM
 設計 SRAM 流程

Ex: 低功耗 , 高
SNM
確保功能正確的同時也能有效降低功耗
漏電流 ,area overhead 與 MOS size 的影響
不同架構操作模式的差異，周邊電路的功能
蒙地卡羅模擬分析 SRAM 的穩定性
報告結束，感謝聆聽