Chương 4: Transistor trường

(FET)
 4.1 Phân loại
• FET ( Field Effect Transistor) -Transistor hiệu ứng trường –
Transistor trường.
• Có 2 loại:
- Junction field- effect transistor (JFET): Transistor trường điều
khiển bằng tiếp xúc P-N (hay gọi là transistor trường mối nối).
• Metal - oxide - semiconductor transistor (MOSFET) Transistor có
cửa cách ly
• Trong loại transistor trường có cực cửa cách điện được chia làm 2
loại là MOSFET kênh sẵn (DE-MOSFET) và MOSFET kênh cảm ứng
(E-MOSFET).
• Mỗi loại FET lại được phân chia thành loại kênh N và loại kênh P.
 FET

JFET MOSFET

DE-MOSFET E-MOSFET
N P

N P N P
 Ưu nhược điểm của FET so với BJT
• Một số ưu điểm:
– Dòng điện qua transistor chỉ do một loại hạt dẫn đa số tạo
nên. Do vậy FET là loại cấu kiện đơn cực (unipolar device).
– FET có trở kháng vào rất cao.
– Tiếng ồn trong FET ít hơn nhiều so với transistor lưỡng
cực.
– Nó không bù điện áp tại dòng ID = 0 và do đó nó là cái ngắt
điện tốt.
– Có độ ổn định về nhiệt cao.
– Tần số làm việc cao.
• Một số nhược điểm: Nhược điểm chính của FET là hệ số
khuếch đại thấp hơn nhiều so với transistor lưỡng cực.
 Giống và khác nhau giữa FET so với BJT
• Giống nhau:
– Sử dụng làm bộ khuếch đại.
– làm thiết bị đóng ngắt bán dẫn.
– Thích ứng với những mạch trở kháng.
• Một số sự khác nhau:
– BJT phân cực bằng dòng, còn FET phân cực bằng
điện áp.
– BJT có hệ số khuếch đại cao, FET có trở kháng vào
lớn.
– FET ít nhạy cảm với nhiệt độ, nên thường được sử
dụng trong các IC tích hợp.
– Trạng thái ngắt của FET tốt hơn so với BJT
4.2. JFET
4.2.1 Cấu tạo, nguyên lý hoạt động

• Trên nền bán dẫn chính(N ) khuếch tán tạp chất 2 vùng bán
dẫn khác loại P
• Ở 2 phía của bán dẫn chính đưa ra 2 điện cực: Nguồn(S),
máng(D)
• Hai miền bán dẫn khác loại được nối với nhau đưa ra một
điện cực gọi là cực cửa (G)
Drain
Drain
(D)
(D)

P N P N P N
Gate Gate

N
(G) P (G)

Source Source
(S)
(S)
Nguyên lý hoạt động của FET
• Để cho JFET làm việc ở chế độ khuếch đại phải
cung cấp nguồn điện sao cho tiếp xúc P-N
phân cực ngược:
- Với kênh N: UDS>>0; UGS<<0
- Với kênh P: UDS<<0; UGS>0
Và các hạt dẫn luôn chuyển động từ cực nguồn S
về cực máng D tạo dòng điện trong cực máng
• Xét hoạt động của JFET kênh N
- Cung cấp nguồn UGS sao cho UGS<0
- Cung cấp nguồn UDS sao cho UDS>0
Khi JFET chưa phân cực

• Hình thành tiếp xúc Drain

(D)
PN

P N P
Gate
(G)

Source
(S)
Bắt đầu được phân cực với UDS>0, UGS=0

• Các hạt dẫn đa ID Drain

(D)
số (e) di
chuyển từ S về `

D tạo dòng VDS

P P
điện ID Gate
(G)
VGS=0V

Source
(S)
Phân cực với UDS>0, UGS<0
Do tiếp xúc PN bị ID Drain
phân cực ngược, (D)

nên miền nghèo bị

`
mở rộng, làm tiết VDS
diện kênh dẫn Gate
P P

giảm VGS<0V (G)

Source
(S)
Ngưng dẫn khi UGS=UP(điện thế ngắt)
- Tiếp tục giảm UGS <0,
đến một giá trị UP nào đó, ID Drain
hai miền nghèo phủ chùm (D)
nên nhau làm mất kênh

VGS=-Ve
dẫn, dòng ID =0 `
UP: được gọi là điện thế VDS
mất kênh Gate
P P

(G)

Source
(S)
 Đặc điểm hoạt động JFET
JFET kênh N có 3 chế độ hoạt động cơ bản khi
VDS >0:
• VGS = 0, JFET hoạt động bảo hòa, ID=Max

• VGS < 0, JFET hoạt động tuyến tính, ID↓

• VGS =-Vngắt, JFET ngưng hoạt động, ID=0
Đặc tuyến truyền đạt
 Đặc tuyến ra của JFET ,
UGS=const, ID=f(UDS)

ID(mA)
Vùng dòng điện ID không đổi
10 UGS=-0V
Vùng
thuần 8 UGS=-0.5V
trở

6 UGS=-1V

UGS=-2V
4 đánh
thủng
UGS=-4V
2

UDSsat
0 2 3 4 6 8 10 UDS(V)
4.2.3 Các cách mắc của FET
4.2.3 Phân cực cho FET
• Cũng giống như BJT, JFET cũng cần được
thiết lập điểm làm việc một chiều trước khi
được sử dụng
• Điểm làm việc tĩnh của JFET:
Q(UGS, UDS, ID)
• Đường tải tĩnh của JFET: cũng được vẽ
trên đặc tuyến ra của nó.
• Việc phân tích và tính toán mạch phân áp cho JFET sẽ được
dựa trên các điều kiện và giả thiết sau:
+ Dòng cực cổng rất nhỏ, bỏ qua, coi như cực cửa hở mạch I G=0.
+ Điện áp UDS đủ lớn để JFET làm việc, chiều ID được xác định
theo chiều dương
+ ID=IS

• IDSS: Là giá trị ID bão hòa

• UGS0(UP): Điện thế làm mất kênh dẫn
 Các mạch phân cực cơ bản cho JFET
1) Phân cực cố định
Tham số phân cực:

• Do EG<0, chuyển tiếp PN phân

cực ngược nên IG ≈0, do đó: UGS=
EG+IG.RG= EG
• Nếu UP≤ EG <0 thì dòng ID được
tính:
• Phương trình đường tải tĩnh
UDS=ED-ID.RD
• Điểm làm việc tĩnh Q(UDSQ; IDQ)
2) Mạnh tự phân cực
• Tham số phân cực:
+ Do IG rất nhỏ nên bỏ
qua, IG=0, nên IS=ID.
+ Ta có:
UGS = UG-US=IG.RG- IDRS
ÞUGS= - ID.Rs
• Phương trình đường tải tĩnh
UDS= ED-ID.RD- ID.RS = ED-ID(RD+RS )
 3. Mạch phân phân áp
• Tham số phân cực:
+ Do IG rất nhỏ nên bỏ
qua, IG=0
+ UG= ED.R2/(R1+R2) +
IS=ID
UGS
• Phương trình đường tải ra tĩnh:
ED- ID(RD+RS)-UDS = 0
Điểm làm việc Q( UDSQ; IDQ) hoặc Q (UGSQ; IDQ)
4.2. JFET
4.2.1 Cấu tạo, nguyên lý hoạt động

• Trên nền bán dẫn chính(N ) khuếch tán tạp chất 2 vùng bán
dẫn khác loại P
• Ở 2 phía của bán dẫn chính đưa ra 2 điện cực: Nguồn(S),
máng(D)
• Hai miền bán dẫn khác loại được nối với nhau đưa ra một
điện cực gọi là cực cửa (G)
Drain
Drain
(D)
(D)

P N P N P N
Gate Gate

N
(G) P (G)

Source Source
(S)
(S)
 4.3. MOSFET
4.3.1 Cấu tạo, nguyên lý hoạt động
• Cấu tạo:
+ Trên nền đế bán dẫn(p) tạo ra 2 vùngbán
dẫn n+, 2 vùng bán dẫn n+ này được dẫn ra
ngoài thành 2 điện cực S và D.
+ Vùng bán dẫn giữa S và D bao giờ cũng
có loại hạt dẫn đảo so với đế. Vùng này
được gọi là vùng kênh dẫn
+ Phía trên kênh dẫn người ta phủ lớp điện môi mỏng (SiO2), và
trên lớp điện môi này phủ tiếp lớp kim loại tạo ra điện cực G của
MOSFET, G được cách ly hoàn toàn với kênh dẫn
++ MOSFET thường có thêm điện cực thứ 4 gọi là cực đế B
• MOSFET còn được phân loại theo cách tạo ra
kênh dẫn như sau:
+ D-MOSFET: MOSFET kênh đặt sẵn. Kênh dẫn được chế tạo sẵn
là loại bán dẫn khác với bán dẫn nền
+ E-MOSFET : MOSFET kênh cảm ứng
Kênh dẫn chưa được chế tạo trước. Kênh dẫn sẽ được tạo ra
khi điện áp đặt lên cực G thích hợp và có giá trị lớn hơn điện áp
ngưỡng nào đó thì sẽ tạo lớp đảo hạt dẫn phía dưới cực cổng,
lớp hạt dẫn đảo này tương tự như một kênh dẫn nối cực S và D
 Nguyên lý làm việc của MOSFET
• Nguyên lý hoạt động của MOSFET kênh loại
N và kênh loại P giống nhau,chỉ khác nhau về
chiều của nguồn điện cung cấp.
• MOSFET được phân cực sao cho hạt dẫn đa số
chạy từ nguồn S về máng D tạo ra dòng ID
• Điện áp đặt lên cực cửa có chiều sao cho
MOFET làm việc ở chế độ giàu hoặc nghèo
hạt dẫn
 Nguyên lý làm việc của D-MOSFET
• Trong D-MOSFET - sẵn kênh dẫn bên dưới cực G
* Khi UGS = 0
Kênh dẫn có tác dụng như một điện trở.
Khi tăng UDS thì dòng ID tăng lên đến
một giá trị gới hạn IDSS(Dòng ID bão
hòa). Điện áp UDS ở trị số IDSS gọi là điện
áp ngắn UP giống JFET
* Khi UGS < 0
Cực G có điện thế âm nên đẩy các điện tử ở kênh N vào vùng nền P
làm thu hẹp tiết diện kênh dẫn điện N và dòng ID bị giảm xuống do
điện trở kênh dẫn điện tăng lên. Khi tăng điện thế âm ở cực G thì
dòng ID càng nhỏ và đến một trị số giới hạn dòng ID gần như không
còn, điện thế này ở cực G gọi là điện thế ngắt UP
* Khi UGS > 0
• Khi phân cực cho cực G có điện thế dương thì các điện
tử thiểu số ở miền P bị thu hút vào vùng N nên làm
tăng tiết diện kênh, điện trở kênh bị giảm xuống và
dòng ID tăng cao hơn trị số bão hòa IDSS. Trường hợp
này dòng ID lớn dễ làm hỏng MOSFET liên tục kênh N
Nguyên lý làm việc của E-MOSFET

• Do cấu tạo kênh bị gián đoạn nên bình

thường không có dòng điện qua kênh ID=0
và điện trở giữa D và S rất lớn
• Khi phân cực cho G có UGS >0 thì điện tích “+”ở cực G sẽ
hút các ‘e’ của của nền P về phía giữa của hai vùng bán
dẫn N và khi lực hút đủ lớn thì số “e” bị hút nhiều hơn
đủ để nối liền hai vùng bán dẫn N và kênh dẫn được
hình thành. Khi đó có dòng điện ID từ D sang S.
• Điện thế phân cực cho cực G càng
tăng thì dòng ID càng lớn. Điện thế
UGS đủ lớn để tạo thành kênh dẫn
điện gọi là điện thế ngưỡng UGS(T) hay
UT
• Biểu thức tính dòng ID
4.3.1 Phân cực cho MOSFET
• Trong phần này chủ yếu tính toán mạch định
thiên để MOSFET làm việc ở chế độ tích cực.
Và chỉ sét đối với E_MOSFET
+ Điểm làm việc tĩnh của MOSFET: Q(UGS, UDS,
ID), điểm làm việc tích cực cần phải nằm trên
vùng đặc tuyến bão hoà.
+ Đường tải tĩnh của MOSFET: cũng được vẽ
trên đặc tuyến ra/truyền đạt của MOSFET
• Tính toán phân cực MOSFET sẽ được dựa trên các điều kiện
và giả thiết sau:
- Dòng cực cổng IG=0 do cấu tạo có lớp cách điện SiO2
- ID=IS
 Các mạch phân cực cho E-MOSFET
1)Phân cực hồi tiếp
+ Dòng điện một chiều trên RG cũng
bằng IG mà IG=0, do đó: UGS=UDS
+ ED=ID.RD+UDS
=>ED= ID.RD+UGS (1)
I D=k.(UGS-UT)2 (2)

• Giải hệ trình (1) và (2) xác định được nghiệm ID và UGS, chọn
nghiệm thỏa mãn điều kiện sau: ID>0 và UT<UGS<ED
• Phương trình đường tải: UDS= ED-ID.RD
• Điểm làm việc Q
2) Phân cực bằng phân áp
+ IG=0, như vậy ta có điện áp phân
áp trên cực G:
UG= ED.R2/(R1+R2)
+ UGS = UG- US
+ I D=k.(UGS-UT)2
Giải hệ phương trình (1) và (2) ta được các nghiệm ID và
UGS, chọn nghiệm thỏa mãn điều kiện sau: ID>0 và UGS>UT
+ Tính UDS: UDS= ED-ID.RD- ID.RS
+ Phương trình đường tải ra tĩnh:
ED- ID(RD+RS)-UDS = 0